weixin_42350244的博客

原创 deepnwell

深N阱（DNW）可以理解为在P-sub上面隔离出来的一块独立区域，里边可以做需要的device，有与外界隔离的作用。而对NMOS而言，它们的well（P-sub）会通过wafer的p-sub short在一起（因为都是P型），相互串扰，互相影响。除了电位上的隔离，比如说有好几种地电位（0V、-3.3V、-6V等），一般会把害怕被别的模块影响（reference电路、temperature sensor等）或者怕会去影响别的模块的IP（PLL、OSC等）放在DNW里面。

原创 一些常用的命令写法

1.terminal中打开drc网表calibre -rve drc网表calibre -rve svdbant 是gvim 打开 文件cksum 检查校验码

原创 如何调整ring的孔

3.需要几排孔，就设置separtions的距离，孔和孔之间的最小间距。1.q-设置od的宽度。记得点击add去添加。

原创 电容的匹配

尽可能是需要匹配的电容大些。周长变化是导致不匹配的最主要的随机因素，周长和面积的比值越小，就越容易达到高精度的匹配。在需要匹配的电容之问使用相同的单位电容就能够最大可能的实现匹配。在匹配的电容四周摆放一些虚构的电容，能够有效减少工艺误差，这些虚构的电容也要和匹配的单位电容有相同的形状和大小，并有相同间距。使用单位电容来构造需要匹配的电容，所有需要匹配的电容都应该使用这些单位电容来组成，并且这些电容应该被并联，而不是串联。需要匹配的电容要远离大功耗的器件、开关晶体管以及数字晶体管，以减少耦合的影响。

原创 电容的并联和串联

因此，库仑电荷是相同的。C3 的第一个极板的电位为 V5（V5=V4），第二个极板的电位小于 V5，我们把它叫做V6。以同样的方式，电路中每个电容器的底板连接到相邻电容器的底板。C1 的第一个极板的电位 V1 等于电池的电压，第二个极板的电位小于 V1，我们把它叫作V2。现在 C2 的第一个板的电位等于 V2，第二个板的电位小于 V3，我们把它叫做 V4。因此，当电容器串联连接时，等效电容的倒数等于电路中电容器的各个电容的倒数之和。电容器并联电路的等效电容 Ceq 等于所有电容器的单个电容加在一起的总和。

原创 实用网站汇总

https://www.chiplayout.net/category/eda

原创 seal ring是什么

常见的seal ring会将工艺中所有的层都列出来，并标明 dark or clear，用这里的dark和clear去对照工艺制程中这些layer的dark或clear，如果同为dark或clear则seal ring上面有这层，反之则seal ring上没有这层。seal ring最根本也是最主要的作用就是防止芯片在切割的时候受到机械损伤，以下其它作用可以说是衍生的，搭顺风车的：a) Seal Ring接地，屏蔽芯片外的干扰；从工艺角度看，seal ring是一种氧化、钝化层结构。

原创 故事版集成电路

它们的牺牲在这里又叫做“击穿”，有两种模式：“过热击穿”和“过冷击穿”，“过冷击穿”在这个“半导体”星球还有个名字，叫做“雪崩击穿”。在一些称为“Input”的城门，进来的一般为“电压”，这些城门里的“内部器件”往往更加脆弱，因此需要两道保护网，根据不同雇佣兵的身体条件，分别作为“一级静电卫士”和“二级静电卫士”，“一级静电卫士”都是招募的一些身强体壮的大块头充当，他们的耐受力很强，唯一的缺点就是身体臃肿（寄生电容过大），导致行动缓慢，往往来不及开始牺牲模式，“静电”就已经进入到了“内部器件”身边。

原创 如何消除天线效应？

又分为“向上跳线”和“向下跳线”两种方式，跳线即断开存在天线效应的金属层，通过通孔连接到其它层（向上跳线法接到天线层的上一层，向下跳线法接到下一层），最后再回到当前层。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大，所以，在0.4um/DMSP/TMSP以上工艺，我们一般不大会考虑天线效应。在版图设计中，向上跳线法用的较多，此法的原理是：考虑当前金属层对栅极的天线效应时，上一层金属还不存在，通过跳线，减小存在天线效应的导体面积来消除天线效应。结合使用来消除天线效应。

转载 lacth-up

其实做为IC版图工程师，要了解的东西挺多的，但能了解的又没多少，latch up效应就是这些没多少中的需要了解的一个。当然只知道latch up怎么形成还不够，还要知道形成后的现象，latch前怎么预防，latch后怎么处理，都应该知道。在CMOS IC中，有很多三极管模型，正是由于这些三极管的电流放大作用，让芯片出现问题，左图就是以前做的一个项目发生latch-up后，metal线都炸断了。而在CMOS IC的三极管模型中，正是衬底和阱寄生的电阻产生的IB，被无限次的放大后形成强大的IC从而击毁芯片。

原创 layout布局

布局前的准备:[↓]1 查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025.[↓]2 Cell名称不能以数字开头.否则无法做DRACULA检查.[↓]3 布局前考虑好出PIN的方向和位置[↓]4 布局前分析电路，完成同一功能的MOS管画在一起[↓]5 对两层金属走向预先订好。一个图中栅的走向尽量一致，不要有横有竖。[↓]6 对pin分类,vdd,vddx注意不要混淆,不同电位(衬底接不同电压)的n井分开.混合信号的电路尤其注意这点.[↓]7 在正确的路径下(一般

原创 学习模拟版图（一）

0基础学习模拟版图一定要知道的事～

原创 vue3 watch

watch(() => props.show,async v => {showdialong.value = vconsole.log(v, ‘888’)},{ immediate: true })watch( () => [props.show, props.dialogtype], ([newshow, newdialogtype], [oldshow, olddialogtype]) => { showdialong.value = newsho

原创 一维数组转二位数组

const list = [{date: ‘2021-07’,code: ‘286’},{date: ‘2021-07’,code: ‘285’},{date: ‘2021-06’,code: ‘284’},{date: ‘2021-06’,code: ‘283’},{date: ‘2021-05’,code: ‘282’},{date: ‘2021-04’,code: ‘281’}]const result = Object.values(list.r

原创 vue中替代flat函数，因为小米和vivo会报错

flatten(array) {return array.reduce((arr, item) => {return (Object.prototype.toString.call(item) === ‘[object Array]’? Array.prototype.push.apply(arr, this.flatten(item)): arr.push(item),arr)}, [])}

原创 升降序函数

/*数组根据数组对象中的某个属性值进行排序的方法使用例子：newArray.sort(sortBy(‘number’,false)) //表示根据number属性升序排列;若第二个参数不传递，默认表示降序排序@param attr 排序的属性 如number属性@param rev false表示升序排列，true降序排序*/export default {methods: {sortBy(attr, rev) {// 第二个参数没有传递 默认降序排列if (rev ==

原创 日期转英文

原创 获取路由的name

this.$route.name

原创 数组对象排序

1、大到小sortByKey(array, index) {return array.sort(function(a, b) {var y = a[index]var x = b[index]return x - y})}

原创 卷动

项目一：解决移动端适配的问题发现问题：蒙板层中出现按钮被下层内容遮挡的情况，原因：下层内容z-index大达到高亮显示效果，所以手机屏幕过小 会导致按钮被遮挡；解决方案：1、优选是直接把内容提到蒙板层做成一个整体 2、通过js滚动来让内容出现在可视区域