![](https://img-blog.csdnimg.cn/20201014180756738.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Verilog语言
文章平均质量分 62
GallagherZ
学生
展开
-
模为60的BCD码计数器的设计与验证
step1:实现module:module DigitalCountBCD60(clk_50M,rst_n,time_cnt);input clk_50M;input rst_n;output [7:0]time_cnt;reg [7:0]time_cnt;reg [7:0]time_cnt_n;always@(posedge clk_50M or negedge rst_n)...原创 2020-03-18 12:05:43 · 5660 阅读 · 2 评论 -
Verilog中task,fun与module的调用
本文旨在当大家写module或者task以及fun时有个模板进行借鉴,以及了解如何调用fun与task,然后就是如何写testbench文件。一、module的调用://这是一个简单的3-8译码器模块//.v文件module digitalEncode(impo,expo);input[2:0]impo;output[7:0]expo;reg[7:0]expo;always@...原创 2020-03-11 10:57:41 · 5269 阅读 · 0 评论 -
Verilog中模块的仿真
在学习Verilog硬件编程语言时,写完一个module,仍需要进行仿真下看是否运算结果正确,像高级语言中可以打印在Windows上,单片机编程时可以用串口打出来数据一样,我们仍需要验证我们写的对不对。 如果你对你的硬件水平非常自信,那可以编程完后直接弄出RTL电路来,看是否真确。 如果电路看不懂,那就可以用波形图进行仿真。准备工具: ...原创 2020-02-23 20:59:35 · 5786 阅读 · 0 评论 -
Verilog中阻塞赋值与非阻塞赋值
阻塞赋值与非阻塞赋值的不同 阻塞赋值: = 非阻塞赋值:<=可以理解为:阻塞赋值有顺序,非阻塞赋值没有顺序,下面我们用实例来讲解:阻塞赋值源码(截取)解读:clk上升沿或者rst_n下降沿到来时候进入always语句如果rst_n是0,那么block_out1和block_out2都赋值为0,否则:同样,非阻塞赋值二者只有符号的不同而...原创 2020-02-23 20:32:11 · 614 阅读 · 3 评论 -
Verilog入门基础知识
建议有一定C基础的看,因为下面知识中,我省略了许多和C相同的内容。 当你看完下面内容后,应该就可以看懂一些基本的用Verilog语言编写的组合和数字电路了。1.Verilog的数据类型 寄存器、线网数据类型和参数数据类型。真正在数字电路中起作用的数据类型是寄存器类型和线网数据类型。1.1.寄存器数据类型只能在always语句和initial语句等过程语句中赋值。...原创 2020-02-23 20:08:38 · 1576 阅读 · 0 评论 -
Verilog中常见Warnning或error
Warning (13024): Output pins are stuck at VCC or GND这种Warnning要检查你output引脚定义是否有问题,比如你定义的是4bit的数据,你赋值的时候赋的三位的值,他就会报这样的错误。...原创 2020-03-12 23:23:11 · 2156 阅读 · 0 评论