Verilog中模块的仿真

最新推荐文章于 2024-05-24 18:08:10 发布
最新推荐文章于 2024-05-24 18:08:10 发布
阅读量5.7k 收藏 22
点赞数 3
分类专栏： Verilog语言 文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42465397/article/details/104466837
版权

       在学习Verilog硬件编程语言时，写完一个module，仍需要进行仿真下看是否运算结果正确，像高级语言中可以打印在Windows上，单片机编程时可以用串口打出来数据一样，我们仍需要验证我们写的对不对。

      如果你对你的硬件水平非常自信，那可以编程完后直接弄出RTL电路来，看是否真确。

      如果电路看不懂，那就可以用波形图进行仿真。

准备工具：

       一个正确无误的module（最好别有Warnning）、工程下建立一个.vwf文件（that‘s all）。

下面我们拿例子说话：

这是一个8-3优先编码器，最高位优先级最高。

然后打开我们的.vwf

然后：

咱看下结果：

符合代码吧，从左到右第四位数是0，那么编码为3.

我们再看一个时序图的仿真案例：

GallagherZ
关注
  • 3
    点赞
  • 踩
  • 22
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
【HDLBits】verilog在线编程练习
clyrjj的博客
04-27 1318
在这里插入代码片
verilog150个经典例子仿真及电路图
ZZ2588的博客
12-26 1万+
1.4位全加器 代码： module module_full_add( input [3:0] iv_a,iv_b, input is_cin, output [3:0] owv_sum, output ows_cout ); assign {ows_cout,owv_sum} = iv_a+iv_b+is_cin; endmodule RTL： Simulation: 2...
verilog仿真常用语法
最新发布
qq_41143720的博客
05-24 309
task是verilog语法中非常重要的子程序之一。task的设计语法和module类似。我们都知道设计module的时候有两种端口申明方式。input xxx;output xxx;endmodule...endmodule所以task也有两种不通的设计风格；input xxx;output yyy;reg yyy;...endtask。
SHA-1 verilogHDL实现
07-01
SHA-1的verilogHDL实现，包括testbench文件，quartusII可综合。SHA是一种数据加密算法，该算法经过加密专家多年来的发展和改进已日益完善，现在已成为公认的最安全的散列算法之一，并被广泛使用。该算法的思想是接收一段明文，然后以一种不可逆的方式将它转换成一段（通常更小）密文，也可以简单的理解为取一串输入码（称为预映射或信息），并把它们转化为长度较短、位数固定的输出序列即散列值（也称为信息摘要或信息认证代码）的过程。
【Verilog & VCS仿真_2023.11.15】
iKUNqa的博客
12-01 1086
HDL：硬件描述语言，并发，时序========RTL：寄存器传输级语言Verilog和VHDL的区别：VHDL侧重于系统级描述——系统级设计人员所采用，Verilog侧重于模块行为的抽象描述——电路级设计人员前端：系统级、算法级（c/matlab）、寄存器变换级（RTL Verilog/SV）后端：逻辑门级、开关级、物理（版图）级数字电路设计两个要素：线（wire）和器件（module）RTL基本单元：寄存器、ALU、MUX等电路的功能描述：算法状态机图、有限状态机、数据流图、控制流图。
verilog 常见模块编程(持续更新)
Turn_vs的博客
10-10 1039
verilog 常见模块编程与基础知识
基于Verilog HDL的UART模块设计与仿真
08-05
通用异步收发器UART常用于微机和外设之间的数据交换，针对UART的特点，提出了一种基于Verilog HDL的UART设计方法。...仿真结果表明，该系统可支持标准异步串行传输RS-232协议，可集成到FPGA芯片中使用。
Verilog串口之UART接收模块和仿真程序.rar
07-27
基于 Verilog HDL 编写的 UART 串口接收程序，包含仿真测试程序。 程序说明详见： https://blog.csdn.net/poetryTang/article/details/107584964
ncverilog 仿真详解.docx
11-26
ncverilog 仿真详解 ncverilog 是 Cadence 公司开发的一款 Verilog 硬体描述语言模拟器（simulator），主要用于验证和模拟数字 IC 的功能。ncverilog 可以帮助 IC 设计者验证和模拟所设计的 IC 功能，并且支持 ...
Cadence NC_verilog仿真
08-10
在Cadence中，需要安装Verilog仿真器，即IUS（Incisive Universal Simulator）。IUS需要破解，破解方法可以在网上查询。 第二步：创建原理图 首先，需要创建原理图，例如二进制加法器。原理图的名字可以叫two_bit_...
[Verilog语言入门教程] 免费开源的 verilog 仿真工具：icarus verilog
木子芯兮的博客
01-11 827
知名的Verilog仿真工具主要为三大主流的产品：mentor的modelsim/questasim，candence的NC-verilog，synopsys的VCS。但都不是免费的，所以我一个都不讲。作为verilog入门学习的仿真工具，有时候只是想调试一个简单的module，怎么做到一个子都不花呢？我帮你找了很久，介绍一款超级轻量的开源verilog仿真工具— icarus verilog。声明本文仅为学习交流目的。文中部分文字和图片来源于互联网，列在参考的文献，但可能有遗漏。
部分verilog代码及仿真测试
09-05
不错的verilog资料 测试 部分verilog代码及仿真测试
在Quartus II 13.0中用ModelSim-Altera 10.1d进行波形仿真，若修改了Verilog代码，如何不关闭窗口重新用新的代码来仿真
ZLK1214的专栏
11-08 1008
修改了Verilog代码后，如果关闭ModelSim再重新打开，那么里面的信号列表就会丢失，非常不方便。 其实只需要Compile一下修改了的那个v文件，然后点Restart重新开始仿真就可以了，不需要关闭窗口。 具体过程如下： （1）点击工具栏上的Compile按钮 （2）选择修改了的v文件，点击Compile按钮重新编译，最后点击Done按钮关闭窗口 （3）重新开始仿真 ...
【数字电路】MacBook使用iverilog进行数字电路仿真
Mr.zwX
12-15 1139
MacBook使用iverilog进行数字电路仿真
verilog仿真进入死循环
newliujian的专栏
12-04 2351
reg [1:0] j; for(j=0; j<=3; j=j+1) 展开时会在循环里面，出不来，因为for的最大值都满足条件。所以就会一直的展开。修改方法 integer i 或 reg [2:0] j; 
Verilog 三种调用模块方式
热门推荐
山南水北有一方的博客
11-14 4万+
Verilog 三种调用模块方式 1.把参数设置为一个端口 子模块： module led2( input Clk, input Rst_n, input [15:0] Cnt_max, output reg led ); top模块例化： led2 u0( .Clk(Clk), .Rst_n(Rst_n), .Cnt_max(24999), .led(led1) ); 2.参数传递： 子...
学会使用Hdlbits网页版Verilog代码仿真验证平台
相量子的博客
04-17 4938
给大家推荐一款网页版的 Verilog代码编辑仿真验证平台，这个平台是国外的一家开源学习网站，通过“https://hdlbits.01xz.net/wiki/Main_Page” 地址链接进入网页，在该网页上可以进行Verilog代码的编写，而且最后还能够仿真出波形来验证设计代码的正确性，让你随时随地只需登录网页就能够享受Verilog编程的乐趣！
03 verilog基础语法-模块结构
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
04-04 3489
一、学习内容 二、模块的结构 （1）Verilog HDL的模块结构 （2）逻辑功能定义 > assign语句 > 门元件例化（instantiate） > always块语句 （3）Verilog关键字 （4）标识符 三、小结
3.1 Verilog模块结构
CLL_caicai的博客
07-10 2331
目录 1、verilog模块组成 2、要点总结 1、verilog模块组成 Verilog描述电路时的基本单元是模块，一个模块主要由两部分组成，包括：端口+逻辑功能 端口： 端口部分对该模块的输入输出接口进行描述，侧重于模块外部接口； 逻辑功能： 逻辑功能部分对模块的具体功能进行描述，反映了模块输入如何影响输出； 2、如何产生功能逻辑： 功能逻辑的产生通过三种描述来产生：assign连续赋值+模块调用+always过程块 assign连续赋值： assign连续赋值可以独立存在，描述
项目实例verilog
09-09
### 回答1： 以下是一个简单的 Verilog 项目实例代码： ``` module adder(input [7:0] a, input [7:0] b, output reg [8:0] sum); always @(a, b) begin sum = a + b; end endmodule ``` 这个模块实现了一个 8 位加法器，输入 a 和 b 是 8 位宽，输出 sum 是 9 位宽。always 块使用了敏感列表 @(a, b)，表示只要 a 或 b 改变了，就会触发 always 块中的代码重新执行。sum 的赋值语句 sum = a + b; 实现了加法操作。注意，sum 的宽度必须是 9 位，因为加法结果可能会产生进位。 ### 回答2： Verilog是一种硬件描述语言（HDL），广泛应用于电子设计领域。它被用于描述和模拟数字电路，编写可综合的电路描述，并最终生成对应的物理实现。 以下是一个简单的Verilog项目实例： 假设我们要设计一个4位加法器。首先，我们创建一个新的Verilog文件，命名为"adder.v"。接下来，我们定义模块的输入输出端口和内部信号。 ``` module adder( input [3:0] A, B, output reg [3:0] SUM, output reg CARRY ); ``` 在这个项目中，A和B是两个4位输入信号，SUM是4位输出信号，CARRY是一个输出进位信号。接下来，我们使用always块来描述电路行为。 ``` always @(A, B) begin SUM <= A + B; CARRY <= (A + B) > 15; end ``` 在这个always块中，我们使用了非阻塞赋值（<=）来计算SUM和CARRY的值。SUM的计算是通过将A和B相加得到的。CARRY的计算是通过判断A和B相加的结果是否大于15。最后，我们在模块的结尾处加上end。 ``` endmodule ``` 完成了adder.v文件的编写后，我们可以使用Verilog仿真工具，如ModelSim，对模块进行功能验证。仿真工具将会在一个时钟周期内模拟输入信号A和B的变化，并观察SUM和CARRY的输出结果是否符合预期。 如果验收通过，我们可以将adder.v文件综合成目标技术库(Technology Library)所支持的门级网表文件，供工程师进行后续的物理设计布局和布线。 这只是一个简单的Verilog项目实例，实际工业应用中的项目范围和复杂性会更加庞大。然而，通过编写Verilog代码，我们可以高效地描述和设计各种数字电路，从简单的逻辑门到复杂的处理器架构。 ### 回答3： 项目实例Verilog是一种硬件描述语言，用于设计和开发数字电路。通过使用Verilog语言，可以描述电子系统的行为和结构，以进行仿真和综合。以下是一个项目实例，展示如何使用Verilog语言实现一个4位计数器。 首先，我们定义一个包含四个D触发器的模块。每个D触发器都具有一个时钟输入（clk）和一个数据输入（d），以及一个数据输出（q）。模块代码如下： ```verilog module four_bit_counter( input wire clk, output reg [3:0] q ); reg [3:0] next_q; always @(posedge clk) next_q <= q + 1; always @(posedge clk) q <= next_q; endmodule ``` 在该代码中，我们使用了一个寄存器（reg）来存储计数器的当前值 `q`。在每个时钟上升沿时，我们使用 `next_q` 寄存器来计算下一个计数器的值。然后，我们通过使用 Verilog 的 非阻塞分配运算符 `<=` 将 `next_q` 的值赋给 `q`。 接下来，我们可以编写一个测试模块，以验证计数器的功能。测试模块代码如下： ```verilog module test_counter; reg clk; wire [3:0] q; four_bit_counter counter( .clk(clk), .q(q) ); initial begin clk = 0; forever #5 clk = ~clk; end always @(posedge clk) $display("%d", q); endmodule ``` 在测试模块中，我们创建了一个时钟信号输入 `clk` 和一个输出 `q`。然后，我们实例化了之前定义的计数器模块，并通过将 `clk` 和 `q` 信号连接到计数器模块的输入和输出端口。 在初始块中，我们将 `clk` 初始化为 0，并使用 `forever` 循环来改变 `clk` 的值，以模拟时钟信号。其中 `#5` 表示一个时间延迟，用于控制时钟的频率。 最后，我们使用 Verilog 的 `always` 块来在每个时钟上升沿时，显示当前计数器的值。 通过这个简单的项目实例，我们可以学习到如何使用Verilog语言来实现硬件设计和仿真。这是一个Verilog的入门示例，如果想要更深入地了解Verilog语言和硬件设计，还需进一步学习相关知识和实践。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

GallagherZ

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值