通用网络结构_成果发布 | 高能效通用神经网络加速器STICKERT

高能效通用神经网络加速器STICKER-T

01. 成果简介

随着AI技术的不断发展，单一的网络结构已经很难满足不同领域的任务需求。常见的应用诸如图像识别或机器翻译分别需要卷积神经网络或循环神经网络的支持。而不同网络意味不同的计算模式，在带宽和计算资源上也会有各自的限制。因此，通用加速器的核心挑战是如何联合优化各种网络下的芯片能效。而物联网与人工智能结合的发展趋势，对边缘智能计算芯片有了更高的要求，从而需要实现更低功耗、更低延迟、更低成本的芯片设计。

本项目团队针对以上问题，采用了基于循环矩阵的神经网络压缩技术，从算法和硬件联合优化的角度提出全新的通用加速器设计。相比于已有的设计方案，引入了新的设计维度，将算法层的优化策略与架构层和电路层优化策略联合考虑，从而实现了更高面积/能量效率且归一化支持多种神经网络算法的神经网络处理器芯片STICKER-T。在STICKER-T芯片中，为了解决算法层优化引入的诸多挑战，采用了全局并行/比特串行的快速傅里叶变换(FFT)架构，并结合算法层的实数输入特征等进行了进一步优化设计；采用了转置存储器(TransposeSRAM，TRAM)设计，实现了支持在两个维度对输入图像数据和权重同时进行复用的二维计算阵列，并且支持不同比特精度动态可调的运算方式；在电路层进一步采用了分块转置的TRAM设计策略，大幅降低了TRAM的面积/功耗开销。

综合以上优化设计，STICKER-T相比之前的芯片在能效和面积两个方面都有着显著的提升，该芯片的峰值能效140.3 TOPS/W为之前工作的2.7倍，而7.5mm^2的面积仅为之前的60%。此外，Sticker-T的通用架构可以同时高效支持包括CNN，RNN和FC在内的主流网络结构，满足了不同应用场景的需求。

图1. STICKER-T神经网络处理器硬件架构

图2. STICKER-T芯片

02. 应用前景

本成果技术可在工业物联网、智能制造、人体健康、智能家居、智能安防等领域中大规模应用，市场前景广阔。

03. 知识产权

已申请发明专利3项。

04. 团队介绍

本项目团队长期致力于低功耗电路设计、新型电路与系统的设计自动化研究。团队课题负责人为清华大学长聘副教授、电路与系统所所长、博士生导师，在ISSCC、VLSISym、JSSC、ACMIEEE Trans.发表了100多篇论文，入选2017年度DACunder 40创新发明奖，IEEE Micro Top Pick 2016，获得多项最佳论文奖，包括ASP-DAC2017最佳论文，HPCA2015最佳论文以及ISLPED2012-2013设计竞赛奖等，申请有专利18项，其中9项已获授权。本成果相关论文已在第66届国际固态电路会议(ISSCC 2019)上发表。团队成员还包括助理教授2人、博士生2人。

05. 合作方式

投融资 / 技术许可。

06. 联系方式

电话：010-62798352

邮箱：liuyi2017@tsinghua.edu.cn

成果编号：0191