大工16秋计算机原理在线作业1答案,计算机原理第三章存储器

1、第三章 存储器(P89),3.1 存储器概述,3.2 半导体存储原理及芯片,3.3 主存储器容量的扩展,3.4 高速缓冲存储器,3.5 虚拟存储器,3.6 双端口存储器与并行主存系统,3.1 存储器概述,3.1.1 存储系统的层次结构,对存储器最基本的要求：容量大、速度快、 价格低。,主存储器，又叫内存，属于主机范畴。 存放当前CPU需要执行的程序和需要处理的数据。 特点：(1)随机访问，(2)工作速度快，(3)具有一定的存储容量。 外存储器，又叫辅助存储器，存放暂不使用的程序与数据。 特点(1)工作速度较慢，(2)容量很大，如磁盘、磁带等。 高速缓冲器Cache，存放的是最近就要使用的程序与数据，是主存中当前活跃信息的副本。 特点：(1)工作速度最快，(2)容量最少，只有几百K字节。,3.1.2 物理存储器与虚拟存储器,一、真正在物理上存在的主存储器，称为物理存储器，简称为实存。访问主存的真实地址称为物理地址或实地址。现在大多数计算机配几百兆主存。 二、为解决主存容量有限提出了虚拟存储器，即在软件编程上可使用的存储器，称为虚拟存储器。 面向虚拟存储器的编程地址称为虚拟地址或逻辑地址。。

2、通过操作系统把外存的一部分也当成主存。,例32位地址线的计算机： 232220210224千兆4G 但现在实际配的主存假设为512兆，即 512兆22029 所以，32 位地址线寻址的是逻辑地址，29位地址线寻址的是物理地址。,3.1.3 存储器的分类,一、根据存储介质来分 1. 半导体存储器：,2. 磁表面存储器：磁盘、磁带等。(磁性材料),3. 光盘存储器：利用光来存储的装置。(光的反射 性),二、按存取方式来分：,随机存储器RAM，Radom Access Memory 可按地址随机地访问任一单元， 访问各存储单元所需的读/写时间相同，与地址无关。 只读存储器ROM，ReadOnly Memory 半导体集成电路，ROM，PROM， EPROM，E2PROM。 顺序存储器(SAM) 访问时间与信息存放位置有关，如磁带等。 直接存取存储器(DAM) 如磁盘，工作方式介于随机存储器与顺序存储器之间。,三、按存储器在系统中的位置来分,1. 主存 2. 外存 高速缓存,3.1.4 主存储器的技术指标,存取时间，(存储器访问时间) 是指从存储器收到读(或写)申请命令，到从存储器读出(或写入。

3、)信息所需的时间。 反映了存储器的速度，决定了进行一次读/写操作必须等待的时间。 的存取时间在纳秒()级。()。,. 存储容量： 在一个存储器中可以容纳的存储单元总数称为该存储器的存储容量。通常用字节或字来表示。 如，等。 表示字节()，一个字节定义为个二进制位。 ， ,存储周期,指连续启动两次读操作所需间隔的最小时间。 通常 ，这个参数被标在内存芯片上。 例如：“”，“”等，表示存储周期为或，数值越小，表示内存芯片的存取速度越高，价格也越贵。,存储器带宽 单位时间里存储器所存取的信息量，通常以位/秒或字节/秒，/s来表示。,3.2 半导体存储原理及芯片,3.2.1 静态(metal oxide semiconductor金属氧化物半导体)存储位与芯片,静态存储位,六管静态存储单元(位),、两个反相器交叉耦合构成一个双稳态触发器，可用于存储一位信息。 、分别作为负载管，相当于两个电阻。,、两个管子控制位线与/相连，由列选线控制。,()写入,(2)读出,行选线xi，列选线yj加高电平，使T5 、T6导通和V1 、V2导通。,()保持,行选线xi与列选线yj只要有一个为低电平，使位线与双稳。

4、态电路隔离，双稳态电路T1 、T2依靠触发器原理交叉反馈保持原有状态不变。,2. 静态存储芯片举例,2114是一种曾广泛使用的小容量SRAM芯片，容量为1K4位，现举例说明。,()内部结构图,，共根地址线。,图62 2114SRAM芯片内部结构框图,一个位平面 行列个单元 每个单元有位，即。,图63 第K个存储单元4个存储位电路图,当片选信号 =0且读写信号 =0时，数据输入三态门打开， 4位数据线信息写入译中的单元中，称为写操作。,当片选信号 =0且读写信号 =1时，数据输出三态门打开，译中 单元的4位数据送入数据线，称为读操作。,当片选信号 =1时，输入三态门与输出三态门都关闭，使芯片所有 单元与数据线隔离，即本芯片不工作。片选信号在存储器空间扩展时 要用到。,()芯片引脚,片选 ：低电平有效，低电平时选中本芯片。,写使能 ：低电平时写入，高电平时读出。,地址根：90，对应于容量。,双向数据线位：DO4DO1，可直接与数据总线相连。,图64 2114芯片引脚,()静态读写操作时序,读周期：,图65 2114的读周期波形图,tRC：读周期时间，此期间地址维持时间不变，是两次读出的最小。

5、时间间隔。 tA：读出时间，从地址有效到输出稳定所需的时间，即其他器件可以使用数 据线上的数据了。 tCO：从片选信号 有效，到读出的数据在外部数据线上稳定的时间。 tCX：片选有效到数据有效所需的时间。 tOTD：片选无效后输出数据还能维持的时间。 tOHA：地址改变后数据输出的维持时间。,写周期：,图66 2114的写周期波形图,tWC：写周期时间，是两次写入操作之间的最小间隔。 tAW：在地址有效后，经过一段时间tAW，才能向芯片发写命令。 tW：写数时间，片选与写命令同时为低的时间。 tWR：写恢复时间，为了保证数据的可靠写入，地址有效时间至少应满足： tWC=tAW+tW+tWR tDTW：写信号有效到输出变为三态时间。 tDW：数据有效时间。输入数据至少应维持的时间。 tDH：写信号撤销后数据保持时间。,3.2.2 动态MOS存储位与芯片,动态MOS存储位单管动态存储位,基本工作原理：利用电容有无存储电荷来表示存“”或“”。,图67 单管动态存储位电路,() 写入，字选线加高电平，使门控管导通； 若要写，则位线加，电容通过对位线放电，呈低电平。 若要写，则位线为，电容充电。。

6、,() 读出，字选线加高电平，使门控管导通； 若上有电荷，通过放电，位线上有电流流过，表示读出信息为“”。 若上无电荷，位线上没有电流流过，表示读出信息为“”。, 注意：读出 “” 信息后，电容上无电荷，不能再维持“”，这种现象称为“破坏性读出”，须进行“恢复”操作。,() 保持，字选线为“”，截止，电容无放电回路，其电荷可暂存数毫秒，即维持“”数毫秒；无电荷则保持“”状态。, 注意：保持“”信息时，电容也要漏电，导致上无电荷，须定时“刷新”。,“恢复”与“刷新”操作由灵敏恢复/读出放大器完成。,图68 灵敏恢复/读出放大器,2. DRAM结构,图6.9 DRAM结构原理图,3.3 主存储器容量的扩展,位扩展,如果每一片或中的每一个单元的位数不够用时，可采用位扩展方法，以达到计算机所需的字长。,例用片位的构成一个位的。,例用1K4的SRAM存储芯片构造1K8的存储器。,2. 字扩展,如果每片的字数(单元数)不够，需用若干片组成总容量较大的存储器，称为字扩展。,例用1K8的SRAM存储芯片构成4K8存储器。,解：单片容量：1K8位，需地址线10根，2101K，,存储器容量：4K8位，需4。

7、片，地址线2124K，12根。,3. 字位扩展,如果每一片的位数和字数都不够用，就需要同时采用位扩展和字扩展方法。,例 某半导体存储器容量为2K8位，选用1k4位的2114静态RAM，问需多少个2114芯片？画出结构图。,解：需用四片2114 芯片才能构成2K8 位。 地址与片选：2114: 1K4位， 210=1K, 10根地址线A9A0; 2k8位：211=2K, 11根地址线A10A0 由高位A10参与片选。,例用16M4位的存储器芯片，组成64M8位的存储器空间系统。问(1)组成64M8位的存储器需要多少根地址线？(2)已有16M4位芯片有多少根地址线？(3)共用多少片16M4位芯片，能组成64M8位存储器？(4)画连线图。,解：(1)需要26根地址线。 (2)有24根地址线 (3)共用8片。 (4)连线图如下图所示。,例半导体存储器容量为7K8位，其中固化区为4k8位，可选用 EPROM芯片：2K8/片。随机读/写区为3K8，可选SRAM芯片：2K4/片和1K4/片。地址总线为A15A0，双向数据总线为D7D0， 控制读写。请设计并画出该存储器逻辑图，并注明地址分配与片选逻辑。

8、式及片选信号极性。,()地址分配与片选信号如下：,3.4 高速缓冲存储器,高速缓冲存储器 Cache介于CPU和内存之间，主要是为了弥补主存速度的不足。Cache的容量一般在几KB到几百KB之间。,由于编程时指令地址的分布基本上连续，在一个较短的时间间隔内，对存储器的访问大部分将集中在一个局部区域，这种现象称为程序的局部性。,将这个局部区域的内容从主存复制到Cache中，使CPU高速地从Cache中读取程序和数据，其速度可比主存高5 10倍，这一过程由硬件实现。,主存内容放到Cache中什么地方？怎么放？这些称为地址映像方法。,一、地址映像,将主存与 Cache的存储空间划分为若干大小相同的块。,例：某机主存容量为1MB，Cache为4KB，按256字节大小划分为一块，则 主存划分为220/28 =212=4096块，即主存块地址长12位。 Cache 划分为212/28=24=16块，即Cache块地址长4位。, 各自分块,Cache不变，主存按 Cache容量来分区。 220/212=28=256区, 每一区和Cache之间是一一对应的，即0块0块， 15块15块。,图617 地址。

9、变换方法 图616 Cache的直接映象,优点：比较容易实现，20位地址中能直接提取 Cache 的12位地址。,缺点：不够灵活，有可能使Cache 的存储空间得不 到充分利用。因为每一块只能对应到Cache 的某一块中，例如需将主存第区第块和 第区第块同时复制到Cache 中，就不可 能，即使其它Cache块空闲。,应用场合：用于Cache容量较大的场合。,例设一个Cache中有8个块，访问主存进行连续读操作的块地址序列为1110110、1111010、1110110、1111010、1110000、1100100、1110000、1110010。求每次访问主存后Cache块表的变换情况，设初始Cache为空。,解：块地址中低三位为Cache块号，高四位为主存区号。,例：设有一个Cache的容量为8K字，每个块为32字，求 1. 该Cache可容纳多少个块？ 2. 如果主存的容量是128K字，则有多少个块？ 3. 主存的地址有多少位？Cache地址有多少位？ 4. 进行直接映象时，存储器的地址分成哪几段？各段分别有多少位？,解： 1. Cache的容量8K字，每块为32字，则Cache中有 23210/25=28=256块。 2. 主存中有27210/25=212=409。

《计算机原理第三章存储器》由会员tia****nde分享，可在线阅读，更多相关《计算机原理第三章存储器》请在金锄头文库上搜索。