- 博客(3)
- 资源 (1)
- 收藏
- 关注
原创 FPGA 动态数码管显示
分为3个文件,分别是顶层文件,计数文件,和显示部分1:计数文件: 100ms 数据更新,同时产生数码管使能信号en2: 显示部分 data 数据,需要分为个位 十位 百位 千位 万位 十万位 分频器 产生5Mhz 的信号 确定要显示的位数,从data5...........data1,一共需要占用几个数码管 数码管轮流显示的1ms ,而且产生标志位flag 数码管位置的轮流显显示,间隔...
2020-09-23 16:58:46 662
原创 FPGA 静态显示数码管
显示0~9module seg_sel_led( input sys_clk, input sys_rst_n, output reg [5:0] sel, output reg [7:0] seg_led);parameter MAX_NUM=25'd2500_0000;reg [24:0] cnt;reg [3:0]num;reg flag;//0.5 s 的延时always@(posedge sys_clk or negedge sys_rst_n)begin .
2020-09-22 18:51:09 636
原创 FPGA 串口调试 心得
基于正点原子开拓者FPGA , 进行串口的调试。发现与单片机相比较,单片机的库函数开发, 一条语句解决的事情, FPGA 可能要写一二百行。废话少说,记录一些容易被忽视的点。串口的代码分为三部分,分别是串口的发送,串口的接收,以及顶层的文件。1:串口的发送部分串口的发送部分易错点:1:串口的发送部分的信号使能端使用的电平是高电平。 en_flag ,uart_send_d0, uart_send_d1; 2:串口...
2020-09-22 16:26:23 1278
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人