Makefile介绍和基本规则(一)

题外话：
对于大部分的前端人员或者是不懂C/C++的人员来说，我们对于编译过程并不是非常了解，那么我们先说一下，什么是编译
一般来说，无论是C，C++，还是pas，首先都是把源文件编译成中间代码文件，在Windows下也就是.obj文件，UNIX下是.o文件，这些文件统称为Object File，这个动作叫做编译，然后再把大量的Object File文件合成可执行文件，叫做链接。
编译时，编译器需要的是语法正确，函数与变量的声明的正确。其实就是说只要我们的语法正确，那么编译这一步就是没问题的。一般来说，每一个源文件都会对应一个中间目标文件。
链接时，主要是链接函数和全局变量，所以我们呢可以使用这些中间目标文件(O文件或者OBJ文件)来连接我们的应用程序。连接器并不管函数所在的源文件，只管函数的中间目标文件，在大多数情况下，由于源文件太多，编译生成的中间目标文件太多，而在连接时需要明显的支出中间目标文件名，这对编译很不方便，所以我们要给中间目标文件打个包，在Windows下这种包叫库文件，也就是lib文件，在UNIX下这是Archive File，也就是.a文件。
总的来说，源文件首先会生成中间目标文件，再有中间目标文件生成可执行文件。在编译时，编译器只检测编译语法，无误之后生成ObjectFile文件。链接程序会使用链接器在所有的ObjectFile中寻找函数的实现，如果找不到，则会报错。

Makefile介绍

make命令在执行的时候会需要Makefile文件，以告诉make命令需要这样的去编译和链接程序。
我们的程序在根据Makefile文件进行编译和链接的时候，依据的准则是：

1. 如果工程没有被编译过，那么所有的C文件都要被编译和链接
2. 如果工程中某几个C文件被修改，那么我们只编译被修改的C文件，并且链接目标程序
3. 如果这个工程的头文件被修改了，那么我们需要编译引用这个头文件的C文件，并且连接目标

Makefile的规则

Makefile的规则很多，也包含了很多的语法和特殊字符，这对于没有Linux基础的人来说，很难，所以我们要慢慢来

target... (目标操作): prerequisites ...（先决条件）
        command（执行指令）

target也就是目标文件，可以使ObjectFile文件，也可以是执行文件，还可以是一个标签，就是一个”伪目标”
prerequisites就是要生成的那个目标文件的依赖
command也就是make需要执行的命令，可以使任意的shell命令

这是一个文件依赖关系，也就是说，target这一个或者多个的目标文件依赖于prerequisites中文件，其生成规则定义在command中。说白一点就是说，prerequisites中如果有一个以上的文件比target文件要新，则command所定义的命令就会被执行。这句话使我们从别人那里直接粘贴过来的，我觉得换句话说更贴切，其实就是说，如果你现在更改了target的依赖prerequisites，那么就必须再重新执行一次command命令

make是如何工作的

在默认情况下，也就是我们只输入make命令的情况下，我们会执行以下的步骤

1. make会在当前目录下找到名为Makefile或者makefile的文件
2. 如果找到，则他会找文件中的第一个目标文件(target)
3. 如果第一个目标文件(target)不存在，或者目标文件所依赖的文件最近有更新，那么他需要执行后面的命令，来更新目标文件(target)
4. 如果第一个目标文件(target)所依赖的.o文件也存在，那么make就回去找.o文件的依赖，然后再根据上一条步骤，判断
5. 如果最终我们的所有依赖都是存在的，make就会生成最终的.o文件，并且生成最终的target文件

参考资料

教你写Makefile