请详细讲解一下ARM cortexM4的中断优先级机制。

ARM Cortex M4的中断优先级机制是一种硬件机制，允许系统设计人员控制中断处理的优先级，以便更有效地处理各种不同类型的中断。它使用一个8位优先级值来表示中断的优先级，其中最高优先级为0，最低优先级为7。优先级越低，优先级越高。当多个中断事件发生时，系统将根据它们的优先级值来决定哪个中断先被处理。