计算机原理实验总结,计算机组成原理实验归纳总结报告k.doc

计算机组成原理实验归纳总结报告k.doc

(16页)

本资源提供全文预览，点击全文预览即可全文预览,如果喜欢文档就下载吧，查找使用更方便哦！

19.90 积分

计算机组成原理实验报告实验一 门电路一、 实验目的1.验证常用TTL集成门电路逻辑功能。2.掌握各种门电路的逻辑符号。3.掌握Quartus软件的使用。4.了解集成电路的外引线排列及其使用方法。二、 实验原理和电路集成逻辑门电路是最简单、最基本的数字集成元件。任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。目前已有门类齐全的集成门电路，例如“与门”、“或门”、“非门”、“与非门”、“或非门”等。掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。TTL门电路TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广。在后面的实验中采用74系列TTL集成电路。它的工作电压为5V±0.5V，逻辑高电平1时≥2.4V，低电平0时≤0.4V。图1(a)为2输入“与门”(7408)，图1(b)为2输入“或门”(7432)，图1(c)为2输入“与非门”(7400)，图1(d)为反相器(7404)的逻辑符号。 (a) 与门 Q=A•B (b) 或门 Q=A﹢B (c) 与非门 Q= A•B (d) 反相器 Q= A三、 实验内容和步骤TTL门电路逻辑功能验证1、 首先建立工程(以后每个实验都要分别建立)。按图1在Quartus软件中调入相应的标准门电路，并把输入端，输出端分别设置好。2、 新建波形文件，按状态表1中“与”一栏输入A、B(0、1)信号，观察输出结果(发光二极管亮为1，灭为0)填入表1中。3、 按同样的方法，验证“或门”7432，“与非门”7400，“反相器”7404的逻辑功能，并把结果填入表1中。4、 Quartus仿真结果(功能防真)(a)与门： Q=A·B(b)或门 Q=A+B(c)与非门 Q= A•B (d)非门 Q= A 表1 逻辑功能表输入输 出与门或门与非门反相器 B AQ=ABQ=A+BQ=ABQ=A000011010110100111111100实验二 译码器一、 实验目的1、掌握译码器的工作原理和特点。2、熟悉常用译码器的逻辑功能和应用。二、 实验原理和电路所谓“译码”就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。三、 实验内容和步骤译码器实验译码器选用74138，其引脚排列见附录。按图4接线，输入G1、G2AN、G2BN、C、B、A信号，观察LEDY0N～Y7N。使能信号G1、G2AN、G2BN满足表3条件时，译码器选通。图4 实验原理图 Quartus仿真结果输 入输 出使能选择Y0Y1Y2Y3Y4Y5Y6Y7G1 G2AN G2BNC B A0 × ×× ××11111111× 1 × × ××11111111× × 1× ××111111111 0 00 0 0011111111 0 00 0 1101111111 0 00 1 0110111111 0 00 1 1111011111 0 01 0 0111101111 0 01 0 1111110111 0 01 1 0111111011 0 01 1 111111110表3实验三 触发器一、实验目的1、 熟练掌握触发器的两个基本性质――两个稳态和触发翻转。2、 掌握触发器的逻辑功能和触发方式。二、 实验原理和电路触发器可以根据时钟脉冲输入分为两大类：一类是没有时钟输入端的触发器，称为基本触发器；另一类有时钟脉冲输入端的触发器，称为时钟触发器。三、 实验内容和步骤时钟触发器实验选用常用的上升沿触发的7474双D功能的触发器(引脚排列见附录)。按图7 接线，其中1D、1PRN、1CLRN3，1CP分别作为输入信号；输出信号为1Q和1Q。图7 实验接线图接通电源，按下列几步验证D触发器功能：(1).置1PRN＝0，1CLRN＝1，则Q＝0，按动单次脉冲，Q和Q状态不变，改变1D，Q和Q仍不变。(2)置1CLRN＝0，1PRN＝1，则Q＝1；按动单次脉冲或改变1D，Q和Q状态不变。(3)置1CLRN＝1，1PRN＝1，若1D＝1，按动单次脉冲，则Q＝1。若1D＝0，按动单次脉冲，则Q＝0。(4)改动接线，把Q和1D相连接，按动单次脉冲，在脉冲上升沿时，Q翻转，即Qn+1＝Qn。Quartus仿真结果(1)功能仿真时序仿真(2)功能仿真时序仿真(3)功能仿真时序仿真(4)功能仿真时序仿真实验四 计数器一、实验目的1、熟悉由计数器电路及其工作原理。2、掌握常用集成电路计数器及其应用方法。二、实验原理和电路所谓计数，就是统计脉冲的个数，计数器就是实现“计数”操作的时序逻辑电路。计数器的应用十分广泛，不仅用来计数，也可以用作分频、定时。 图8三、实验内容和步骤集成计数器74161(引脚排列见附录，功能表见表6)的功能验证和应用。接线见图8 ，按图8画原理图。 接线检查后，接通电源，进行74161功能验证。 (1)清零： CLRN＝0，则输出Q0～Q3全为0，所接的4个发光二极管LED全灭； (2)置数：设计数初值(即D3、D2、D1、D0＝1010)，再设置LDN＝0、CLRN＝1，CP设置上升沿作用，输出Q3、Q2、Q1、Q0＝1010，即数据并行置入计数器中。 (3)保持功能：置CLRN＝LDN＝1，ENT＝0或ENP＝0，则计数器保持，此时CP设置上升沿作用，计数器输出Q0～Q3不变(输出状态不变)。 (4)计数：置CLRN＝LDN＝1，ENT＝ENP＝1，则74161处于计数器状态。这时，此时CP设置上升沿作用，输出Q3、Q2、Q1、Q0显示十六进制计数状态，即从0000→0001→…1111进行顺序计数，当计数到1111时，进位输出即Co＝1。表6 74161功能表Quartus仿真结果实验五 CPU实验目的1、熟悉CPU各部分组件2、模拟各部分组件单独功能与组合功能二、实验原理和电路主要器件有ALU，存储器，PC，寄存器。三、实验内容和步骤ALU：(1) 设定G1,G2,G3,G4使数据可以输入到ALU(2) 将01存入a(3) 将02存入b(4) 将c置一，输出加法结果(5) 设定G1,G2,G3,G4使ALU输出到显示器存在问题：输出结果时时钟状态可能会导致结果延迟半个时钟周期存储器：(1) 设定G1,G2,G3,G4使数据可以输入到总线(2) 输入地址并锁定(3) 输入值并解锁存储数据(4) 重复2，3步存储多个数据(5) 输入地址(6) 设定G1,G2,G3,G4使存储器可以输出到显示器存在问题：由于LPM_RAM_DQ内部结构问题，输出的时候会有延迟PC：(1) 将CLRN置0清空PC值(2) 设定G1,G2,G3,G4使数据可以输入到总线(3) 输入初值(4) 设定G1,G2,G3,G4使PC可以输出到总线(5) 将LDN置1开始计数寄存器：(1)设定G1,G2,G3,G4使数据可以输入到总线(2)将WA置1，WB置0并输入数据(3)将WA置0，WB置1并输入数据(4)设定G1,G2,G3,G4使数据可以输入到总线(5)将RA置1，RB置0读出A(6)将RA置0，RA置1读出B组合： 完成从寄存器取数进行加法的过程(1) 通过寄存器存入两个数据(2) 设定G1,G2,G3,G4使寄存器输出数据到总线(3) 使用ALU从寄存器读取两个数并相加(4) 设定G1,G2,G3,G4使ALU输出数据到总线(5) 存储结果到寄存器(6) 设定G1,G2,G3,G4使寄存器输出数据到总线 关 键 词： 组成 实验 总结报告 原理 归纳 计算机

 天天文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。