关于zynq
IC白
学点技术,努力搞钱
展开
-
zedboard学习参考资料
以下参考资料整理,是我从网络上找的,非原创,感恩yuan原作者! 第一阶段:找资料,熟悉ZYNQ(1)了解Zedboard的核心ZYNQ的介绍,包括PS、PL、APU基本概念,可以参考手册 ug804_zynq-7000_plat_sum和maxim.eefocus.com/bbs/article_1237_380029.html(2)在ZedBoard.org网站上找到...转载 2018-07-18 15:21:13 · 2173 阅读 · 0 评论 -
AXI接口简介
此部分,有参考他人帖子的内容,加上自己的理解,感恩原作者 1、 AXI(Advanced eXtensible Interface)协议主要描述了主设备(Master)和从设备(Slave)之间的数据传输方式,主设备和从设备之间通过握手信号建立连接。当主设备的数据准备好时,会发出和维持VALID信号,表示数据有效;当从设备准备好接收数据时,会发出READY信号。数据只有在这两个信号都有效时...转载 2018-07-20 10:54:36 · 20082 阅读 · 1 评论 -
IP核创建流程
从各大精华帖总结用vivado封装IP的主要流程一、将已有的FPGA功能模块封装成IP在Vivado工程中,选择菜单栏中的Tools,然后再下拉菜单中选择Creat and Package IP… 。如图1所示。 图1 创建或打包IP 然后弹出向导,如图2所示。 图2 IP创建向导 点击 next,进入下一步,选择操作类型,如图3所示。在本例中选择对特定文件...转载 2018-07-20 12:25:55 · 2167 阅读 · 1 评论 -
IP核读写逻辑总结
a. 输入信号: Input Name Remark S_AXI_ACLK 全局时钟信号 S_AXI_ARESETN 全局复位信号 S_AXI_AWADDR 写地址信号...转载 2018-07-20 12:28:27 · 565 阅读 · 0 评论 -
Vivado+Zedboard之流水灯例程
环境: Vivado 2014.2开发板:Zedboard version xc7z020clg484-1实验: 使用Vivado和SDK进行Zedboard开发,制作一个简单的流水灯程序以说明软硬件协同设计的方法、开发流程等。 本文将分为三个部分:1. 使用Vivado创建一个工程,并构建一个Zynq嵌入式处理系统2. 在上述基础上,将完成后的硬件导入到SDK中进行软...转载 2018-07-20 13:33:49 · 9196 阅读 · 10 评论 -
VDMA使用总结
一、AXI Stream协议及视频流格式AXI Stream关键的只有两根信号线,及tvalid核tready。tvalid是主设备驱动的信号,表示Stream上的数据是有效的,tready由从设备驱动,表示从设备下一个时钟到来时能够接收数据。AXI Stream的特点是这两个信号不存在互相等待的关系,及数据传输只发生再两者均有效的时候,从而效率很高,可以认为是连续传输,避免了死锁的情况。...转载 2018-07-21 17:13:17 · 40410 阅读 · 5 评论 -
关于ICache和DCache
从不同地方总结摘录而来,附上原文链接原文:https://blog.csdn.net/qq_34888036/article/details/80872186 ICache和DCache是一种内存,虽然目前接触了好几种内存,寄存器,DDR等,它们在物理上的工作原理虽然不同,但是访问属性却很像。在速度上 CPU > 寄存器 > Cache > DDR 在容量上 C...转载 2018-10-18 15:53:43 · 16234 阅读 · 1 评论