- 博客(2)
- 收藏
- 关注
RSS订阅原创 AXI stream接口时序
二、握手机制只有当VALID 和READY 同时为高时，才能进行传输。VALID和READY信号的先后顺序有一下三种形式：三、基本事务AXI4-Stream跟AXI4的区别就是AXI4-Stream去除了地址线，这样就不涉及读写数据的概念了，只有简单的发送与接收说法，减少了延时。由于AXI4-Stream协议（amba4_axi4_stream_v1_0_protocol_spec.pdf）没有时序图，因此，我使用XILINX公司的产品指导手册（pg007_srio_gen2_v3_1.pdf
2021-02-20 11:40:41
2722
原创 Verilog signed函数
1、在verilog中有时会用signed修饰符来修饰定义的数据，运算的时候也会用$signed（）任务来强制转换数据，那么signed的修饰是为什么呢，是为了区分有符号数和无符号数的加法和乘法吗？其实不是的，因为有符号数和无符号数据的加法强结果和乘法器结构是一样的，signed的真正作用是决定如何对操作数扩位的问题。2、verilog中的加法和乘法操作前，会先对操作数据扩位成结果相同的位宽，然后进行加法或者乘法处理。比如a/b都为4位数据，c为5位数据，c = a + b，这个运算的时候会先把a和b扩位
2021-02-20 11:05:17
1119
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人