HEVC原理--HEVC算法优化与芯片硬件架构实现评估方法

HEVC算法优化与芯片实现评估

最近在做RDOQ算法优化和硬件系统结构设计，建立其时序模型，估算算法的硬件复杂度。在做这部分工作的同时，博主调研了HEVC算法优化与芯片实现，总结如下：

1.多目标参数优化

• 基于FPGA或ASIC平台实现HEVC编码器需要经过算法设计和优化，架构定制，工程实现，系统集成和验证。这个过程需要权衡率-失真-硬件复杂度性能，其中算法定制和系统架构需要协同设计，其核心任务是进行适合并行流水硬件实现的算法映射，定制和优化，这期间要同时考虑码率和失真，硬件资源的消耗，吞吐效率，外存访存带宽等多目标参数，因此，这是一个多目标参数优化的问题。

2. 多模块联合关联优化

• 在HEVC编码标准中只是规定了码流结构，其他的包括运动估计，码率控制，编码模式选择等，我们可以根据多目标性能的要求进行定制和优化，进行适合的硬件算法映射和优化。这些可以优化每个子模块之间都存在着很复杂的关联，如我在分析RDOQ代码过程中，同时分析了码率控制和率失真优化模型，量化控制是码率控制和率失真优化的关键，而率失真R-D模型是量化建立的基础，根据DCT变换的系数分布得到合适R-Q和D-Q模型，进而估计出率失真代价，这是一个多阶段的决策问题，利用动态规划的方法从阶段最优可以得到全局最优，在这样的思想指导下，可以把相互关联的复杂优化问题按照一定的决策顺序分解，对各个模块独立进行优化，从而达