![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
硬件原理
文章平均质量分 92
Guardian_Bud
zhantaocheng@qq.com
展开
-
计算机体系结构
胡伟武老师的《计算机体系结构》整理的课程笔记:https://blog.csdn.net/weixin_44849403/category_9672761.html原创 2020-05-21 19:19:06 · 581 阅读 · 0 评论 -
EMCCD自适应增益控制与均匀性校正芯片
最近做的横向项目(算法设计—RTL设计—FPGA原型验证—IC后端—流片),摘录出来部分设计文档分享记录。1.功能概述芯片对EMCCD输出图像的不均匀性进行校正以及实现EMCCD增益的自适应控制,最后对校正完的图像进行拼接,拼接口的图像大小为4096*4096,拼接后数据以单路形式输出。主要模块包括:非均匀性校正模块、自适应增益控制模块和接缝平滑模块。芯片结构如图1.1所示:版本1:版本...原创 2019-10-31 16:55:08 · 352 阅读 · 0 评论 -
Hardware ---xilinx vivado的Combinatorial Loop Alert
问题描述[DRC LUTLP-1] Combinatorial Loop Alert: 1 LUT cells form a combinatorial loop. This can create a race condition. Timing analysis may not be accurate. The preferred resolution is to modify the des...原创 2019-07-03 17:06:10 · 2037 阅读 · 0 评论 -
Hardware ---Tcl 与 pt_shell 的使用
Tcl 是 Tool Command Language 的缩写,由于 PrimeTime 的命令语言是基于Tcl 标准的,所以在这大致介绍一下 Tcl 在 PrimeTime 中的基本使用。除了一些最常用的 Tcl 命令之外,主要介绍了 pt_shell 中有关对象和属性的操作。Tcl 中的变量与变量有关的有下列操作:1)定义变量:set 变量名 变量值例如: set clock_per...原创 2019-07-13 20:57:18 · 4805 阅读 · 1 评论 -
Hardware ---vivado TCL使用
一. 准备1.1 在开始菜单的Xilinx工具集中找到“Vivado xxxx.x Tcl Shell”,xxxx.x代表安装的Vivado版本号。在Shell中先将当前环境指向设计源文件的目录(注意路径中斜线方向是左斜杠):Vivado% cd C:/Users/GodWa/Desktop/SDK_Test/gate1.2 指定一个设计文件的输出路径,所有生成的报告、结果文件等...原创 2019-07-10 10:49:28 · 1547 阅读 · 0 评论 -
Hardware ---Testbench编写指南
Testbench编写指南(1)基本组成与示例:https://blog.csdn.net/FPGADesigner/article/details/82021647Testbench编写指南(2)文件的读写操作:https://blog.csdn.net/fpgadesigner/article/details/80470972Testbench编写指南(3)模块化工程的仿真方法:ht...原创 2019-07-10 15:13:48 · 368 阅读 · 0 评论 -
Hardware ---Vivado使用技巧
Vivado使用技巧(1):使用Tcl在Shell中进行FPGA开发:https://blog.csdn.net/fpgadesigner/article/details/75304641Vivado使用技巧(2):封装自己设计的IP核:https://blog.csdn.net/fpgadesigner/article/details/75309278Vivado使用技巧(3):Forc...转载 2019-07-10 15:22:26 · 1079 阅读 · 0 评论 -
Hardware ---Altera FPGA开发过程中sof、pof、jic文件的区别
Altera FPGA开发过程中sof、pof、jic文件的区别https://blog.csdn.net/tq384998430/article/details/84951569原创 2019-07-15 14:39:36 · 917 阅读 · 0 评论 -
Hardware --Vivado试用技巧
参考文章https://m.ydaobo.com/wenzhang/2540.html原创 2019-07-16 19:43:55 · 781 阅读 · 0 评论 -
Hardware --FPGA之时序约束
https://blog.csdn.net/chenxumeng424/article/details/80452455转载 2019-08-27 11:09:49 · 183 阅读 · 0 评论 -
Hareware --- Xilinx Vvado MIG DDR控制器使用
使用例程+User Guide:链接:https://pan.baidu.com/s/1BrN450BbYoFK1_lEMT1Uwg提取码:9isn 复制这段内容后打开百度网盘手机App,操作更方便哦博客教程:https://www.cnblogs.com/chengqi521/p/7941937.htmlhttps://blog.csdn.net/zxbdlv/article/de...原创 2019-09-22 11:34:05 · 304 阅读 · 0 评论 -
Hardware ---数字设计中常见的 CDC 问题
在目前数字 SOC 工程设计项目中,所存在的 CDC 问题主要有以下几种:1 CDC 中的亚稳态传播问题数字 SOC 中触发器亚稳态值的产生和传输模型如图 ,当时钟信号Clk_B 的第二个上升沿到来的时刻,输入数据信号 A 刚好处于变化当中,导致其不满足触发器 F2 的建立-保持时间要求,在输出节点 B 处产生亚稳态值。对于 B节点产生的亚稳态中间值,后续的三个扇出分支 X1、 X2、 X3 ...原创 2019-09-26 14:12:30 · 1040 阅读 · 0 评论 -
Hardware ---常用的接口和通信协议SPI
SPISPI(Serial Peripheral Interface,串行外围设备接口),是Motorola公司提出的一种同步串行接口技术,是一种高速、全双工、同步通信总线,在芯片中只占用四根管脚用来控制及数据传输,广泛用于EEPROM、Flash、RTC(实时时钟)、ADC(数模转换器)、DSP(数字信号处理器)以及数字信号解码器上。SPI通信的速度很容易达到好几兆bps,所以可以用SPI总线...原创 2019-07-07 16:05:05 · 843 阅读 · 0 评论 -
Hardware ---常用的接口和通信协议 I2C
I2C协议2条双向串行线,一条数据线SDA,一条时钟线SCL,半双工通信方式。SDA传输数据是大端传输,每次传输8bit,即一字节。I2C可以支持0kHz~5MHz的设备:普通模式(100kHz即100kbps)、快速模式(400kHz)、快速模式+(1MHz)、高速模式(3.4MHz)和超高速模式(5MHz)支持多主控(multimastering),任何时间点只能有一个主控。1)...原创 2019-07-07 15:47:36 · 429 阅读 · 0 评论 -
Hardware ----同步电路和异步电路时序设计及流水线思想
最近工作涉及到同步电路的时序设计,这里追根溯源的总结下同步电路和异步电路时序设计及流水线思想1:什么是同步逻辑和异步逻辑?同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化,状态...原创 2019-05-30 10:44:04 · 2250 阅读 · 0 评论 -
RISC-V --rocket-chip generator介绍及其仿真使用
说明:使用的rocket-chip generator的版本为:a8d573beeb8a33bb5dac0673ec68b82852a24d63rocket-chip generator介绍rocket-chip generator的一级目录结构:bootrom : 在BootROM的bootloader第一阶段所使用的代码csrc Verilator: 仿真用的C代码emul...原创 2019-04-08 20:38:28 · 6324 阅读 · 1 评论 -
Hardware ----异步复位、同步释放
异步复位一个简单的异步复位的例子 always @ (posedge clk or negedge rst_n) if(!rst_n) b <= 1'b0; else b <= a;我们可以看到寄存器有一个异步的清零端(CLR),在异步复位的设计中这个端口一般就是接低电平有效的复位信号rst_n。即使说你的设计中是高电平复位,那么实际...原创 2019-06-15 18:47:04 · 214 阅读 · 0 评论 -
Hardware ---PLL 配置后的复位设计
IC设计中大都会涉及到多个时钟,使用器件内部的PLL或者DLL会使得多个时钟的管理变得更加容易。但是当多个时钟都是用PLL/DLL产生时,他们的系统复位信号如何设计才更加稳定呢?如下图,就是所用的RTL电路图。先用FPGA的外部输入时钟clk将FPGA的输入复位信号rst_n做异步复位、同步释放处理,然后这个复位信号输入PLL,同时将clk也输入PLL。设计的初衷是在PLL输出有效时钟之前,系...原创 2019-06-15 19:25:22 · 410 阅读 · 0 评论 -
Hardware ---时钟设计技巧
基本原则尽可能避免使用内部生成的时钟(PLL除外),因为它们可能导致设计中的功能和时序问题。 使用组合逻辑生成的时钟会引入产生功能问题的毛刺,并且组合逻辑中固有的延迟可能导致时序问题。内部逻辑产生的时钟将组合的逻辑的输出寄存器一下:如果将组合逻辑的输出用作时钟信号或异步复位信号,则可能会在设计中看到毛刺。 在同步设计中,寄存器的数据输入上的毛刺是没有后果的正常事件, 但是,寄存器的时...原创 2019-06-15 20:15:29 · 275 阅读 · 0 评论 -
Hardware ----数据流控制技巧-乒乓操作
乒乓操作是一个主要用于数据流控制的处理技巧,典型的乒乓操作如下图所示。外部输入数据流通过“输入数据选择控制”模块送入两个数据缓冲区中,数据缓冲模块可以为任何存储模块,比较常用的存储单元为双口RAM(Dual RAM)、SRAM、SDRAM、FIFO等。在第1个数据缓冲周期,将输入的数据流缓存到“数据缓冲1”模块。在第2个缓冲周期,“输入数据选择控制”模块将输入的数据流缓存到“数据缓冲...原创 2019-06-15 21:07:32 · 855 阅读 · 0 评论 -
Hardware ---vivado ROM,RAM IP核的使用
参考网址:https://blog.csdn.net/zengaliang/article/details/78765159.mif文件和.coe初始化文件介绍:https://blog.csdn.net/wordwarwordwar/article/details/52827248https://zhidao.baidu.com/question/2208373539572563988....原创 2019-07-01 15:26:35 · 1734 阅读 · 0 评论 -
Hardware ---SDRAM控制器
使用说明SDRAM初始化代码说明:sdr.v : SDRAM模型sdram_init.v 初始化SDRAM控制器sdram_init_tb.v 初始化测试文件仿真时令:iverilog -o wave_sdram_init sdr.v sdram_init.v sdram_init_tb.vvvp wave_sdram_initgtkwave sdram_init_...原创 2019-06-22 17:24:09 · 388 阅读 · 0 评论 -
Hardware ---常用的接口和通信协议 uart串口发送和接收
代码说明可以根据实际应用设置不同波特率。串口接收为了防止干扰,对于每一位信号进行6次采样,取出次数最多的电平作为最终结果,因此采样时钟是波特率的16倍串口发送代码module uart_byte_tx( Clk, //50M时钟输入 Rst_n, //模块复位 data_byte, //待传输8bit数据 send_en, //发送使能 baud_se...原创 2019-07-01 20:22:00 · 665 阅读 · 0 评论 -
Hardware ---VGA显示(verilog)
1. VGA接口与时序VGA接口行时序场时序2. VGA原理分析显示器扫描方式分为逐行扫描和隔行扫描:逐行扫描是扫描从屏幕左上角一点开始,从左像右逐点扫描,每扫描完一行,电子束回到屏幕的左边下一行的起始位置,在这期间,CRT对电子束进行消隐,每行结束时,用行同步信号进行同步;当扫描完所有的行,形成一帧,用场同步信号进行场同步,并使扫描回到屏幕左上方,同时进行场消隐,开始...原创 2019-06-23 16:14:19 · 1237 阅读 · 0 评论 -
Hardware ---异步FIFO
一、FIFO简单讲解1.FIFO的本质是RAM, 先进先出。2.重要参数:fifo深度(数据量),fifo位宽(数据位宽)。3.FIFO有同步和异步两种,同步即读写时钟相同,异步即读写时钟不相同,同步FIFO用的少,可以作为数据缓存,异步FIFO可以解决跨时钟域的问题,在应用时需根据实际情况考虑好fifo深度即可。二、设计要点解析1、读空信号如何产生?写满信号如何产生?读空信号:复位的...原创 2018-11-08 20:05:45 · 394 阅读 · 0 评论