ADI锁相环LTC6946-2使用（1-环路滤波器设计）

ADI的LTC6946-2锁相环是一款低噪声、整数分频比和整数VCO的PLL，可以达到-226dBc/Hz的常规带内相噪浮动，-157dBc/Hz的输出相位造成浮动。具有1~6的Divider可选。CP电流范围从250μA到11.2mA，可以通过SPI对芯片的寄存器进行配置，以达到满足用户需求的系统输出。可以使用官方的PLLWizard软件进行参数设计。
本文以3760MHz的射频输出为例进行讲解，如何做硬件上的环路滤波器设计和SPI时序控制，以及寄存器参数计算和配置。
为了能够对芯片有足够的了解，首先我们需要认真的浏览该款芯片的官方SPEC，提取出对我们有用的信息。在设计中我们需要关注的点有以下几个方面：

1. 硬件参考设计

2. SPI读写时序要求

3. 寄存器详细说明

   搞清楚以上3点，对于锁相环的使用你将变得如鱼得水，本章先从硬件参考设计入手，分析如何获得一个合理的环路滤波器。
   硬件参考设计如图所示：
   
   其中红色方框内即为环路滤波器硬件设计，我们需要做的就是根据自己的实际输出需求，计算相应的阻容值。在计算阻容值时，为了方便可以直接使用官方的PLLWizard软件来完成，此软件需要安装，完成安装之后双击打开，可以看到一些启动提示，根据实际情况选择，之后进入到配置界面，如下图所示：
   
   首先，我们需要选择我们使用的芯片型号（方框1），若芯片型号不对，则后续的所有配置都将无效，型号选择完成之后，切换到Loop Design界面（方框2）：
   
   在LOOP DESIGN界面开始进行环路滤波器设计，在环路滤波器设计之前，需要对系统硬件有一定的了解，如输入的参考频率，目标输出频率等。按照步骤配置完成之后效果如下图所示：
   

第一步：参数配置：
（1）、fref为系统参考时钟，我们这里使用到的是50MHz，这个需要根据实际硬件设计来填写；
（2）、fstep = fref / R 其中R为分频系数，我们使用到的是25；
（3）、frf = (fref / R) * N 其中R为分频系数，N为倍频系数，需要指出的是f_out = frf / O 其中O为输出分频系数；
（4）、Loop BandWidth = fstep / factor 其中factor需要小于等于10，我们当前使用的是手册推荐的15。
参数计算中使用到的N、R和O可以根据输入参考频率和输出的目标频率通过编写简单的matlab程序获取，如有需求可留言索要。

第二步：配置part param
根据计算的N、R、O填写相应选项，其中FILT、LKWIN、B cnt可以根据参考频率fREF和鉴相频率fPFD查表获得，fPFD = fREF / R，配置完之后，点击compute params进行参数合理性验证。

第三步：选择Icp后，点击Design Filter获取阻容值，Icp的选择可以根据获得的阻容值跟实际可以获得的阻容值的匹配度来选取。理论值和真实值之间误差越小越好，同时Icp越大越能获取良好的带内噪声，所以这也是个平衡的问题。

本范例计算的阻容值分别是：
Rz = 1304Ω
Ci = 3.2nF
Cp =0.26nF

实际使用的阻容值为：
Rz = 1300Ω
Ci = 3.3nF
Cp = 0.24nF

实测输出可以看到滤波效果还是比较好的，比选用8.0mA要好很多。