【模拟集成电路】环路滤波器(LPF)设计

已于 2024-03-02 19:19:35 修改
阅读量4.7k 收藏 33
点赞数 10
分类专栏： 仿真实例 模拟CMOS集成电路 学习笔记 文章标签： 经验分享 仿真实例 模拟IC 频率综合器 LPF
于 2023-02-25 14:43:29 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_45689790/article/details/129215517
版权

环路滤波器 LPF 设计

前言

  本文主要内容是对环路滤波器 模块设计设计进行阐述，LPF在电荷泵频率综合器中，主要作用是进行滤波，消除毛刺，因此一个简单的RC就可以起到很好的效果。本文主要目的是为了补充【模拟集成电路】频率综合器（Frequency Synthesizer，FS）设计 中的设计内容。更高性能的LPF，如果有必要，后续更新（私信我）

环路滤波器设计

(一个错误的例子)

  如果不考虑环路稳定性，只考虑所谓的纹波或者取平均。一个LPF结构如下，但实际上这个结构是很难稳定的（详细的有时间再补充），如果会PLL的一眼就能看出来普通的RC实际上并不可取（至少这个不太行）
  在电荷泵锁相环频率综合器中，环路滤波器的作用是将电荷泵输出的脉冲电流信号转换为较为平稳的压控振荡器的控制电压信号。整个过程中环路滤波器既起到信号转换作用又起到滤波作用。由于锁相环是一个典型的闭环负反馈系统，系统稳定性以及动态特性尤为重要，而环路滤波器的参数设计恰恰决定了整个锁相环的稳定性和动态特性。为了保证锁相环能够迅速锁定，就要求当电荷泵输出电流为零时，压控振荡器的输出频率仍有可能发生改变，那么环路滤波器在直流分量时就要有无穷大的增益。一个电阻串联一个电容可以在直流频率分量是提供一个无穷大的阻抗，电流到电压的增益即为无穷大，同时其提供了一个零点有助于改善整个环路的相位裕度，从而改善稳定性。压控振荡器的电压控制线越稳定，则压控振荡器的相位噪声越好，输出信号的频谱就越纯净。本文中环路滤波器的实现电路以及仿真结果分别如图4-5-1、4-5-2所示。
在这里插入图片描述

仿真结果

在这里插入图片描述

分割线

 
 

各部分链接链接：

  频率综合器（Frequency Synthesizer，FS）设计    链接：【模拟集成电路】频率综合器（Frequency Synthesizer，FS）设计

  鉴频鉴相器（PFD）设计    链接：【模拟集成电路】鉴频鉴相器设计（Phase Frequency Detector，PFD）

   电荷泵（CP）设计       链接：【模拟集成电路】电荷泵（CP）设计

  压控振荡器（VCO）设计   链接：【模拟集成电路】宽摆幅压控振荡器（VCO）设计

  分频器（DIV_TSPC）设计   链接：【模拟集成电路】分频器（DIV_TSPC）设计

Successful 、
关注
  • 10
    点赞
  • 踩
  • 33
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 7
    评论
专栏目录
锁相环相关知识整理
sinat_28083087的博客
05-05 2060
相噪原理，锁相环，PLL电源管理和滤波，参考输入拓扑，混频相噪
锁相环环路滤波器参数设计与分析
03-22
关于滤波器的设计讲的很详细.对于理解滤波器帮助很大
LC低通滤波器设计（仿真+实测）.pdf
08-12
本文通过一个LC 低通滤波器来验证ADS 的联合版图仿真功能，即咱们常 说的co-simulation，LPF 为基本的5 阶低通滤波器，截止频率为2.5GHz，主要 是为了抑制二次谐波。
环路滤波Loop Filter
热门推荐
workspace
12-06 1万+
前言 由于FDCT变换后的量化（Quant）过程是一个有损（lossy）过程，会照成信息损失。再经过反量化（Rescale）和IDCT后恢复的矩阵与原矩阵存在一定的误差，特别宏块的边界，会照常恢复的图像呈现方块化，而方块化的图片对于后面的图片预测存在极大的影响，所以我们需要通过环路滤波进行去方块化 ...
PLL的环路滤波器
最新发布
luohuo9844的博客
10-13 1339
还有一种方法可以判断环路是否稳定。即判断闭环传递函数的分母，即环路增益；=0时，此时增益无穷大，系统不稳定。即通过判断开环传递函数的幅频特性和相频特性即可。锁相环3大组成部分：鉴频/鉴相器、环路滤波器、压控振荡器VCO。这里是直接进行闭环传递函数分析，直接求解两个极点。τ1 >τ2， ∴零点1/τ1<极点1/τ2.通过开环传递函数可以看出：有一个零点1/τ。，两个极点在原点，一个极点在1/τ。问题：此穿越频率为多少呢？
锁相环的原理和作用——基础补充（五）
sy243772901的博客
05-29 8056
锁相环一直在被提起，在我心中一直都是一个词，没有概念，现在FPGA内必须要学会用到，在此做下记录。 1 为什么要用锁相环？ 对于现在的数字控制系统，对于外部信号的解析都是基于芯片内部的时钟的，系统内部的时钟有其独自的频率和相位。而外部输入的信号，同样具有其自有的频率和相位。假如外部输入信号恰好在内部时钟的1/2个周期时候输入，如果不加任何处理，那么输入信号的相位永远都和内部时钟信号差半个周期。...
数字锁相环——环路滤波器参数设计
学无止境
06-22 1万+
锁相环中环路滤波器参数设计方法。
硬件设计-PLL篇（下）
whm128的博客
06-27 1123
有源滤波器因为采用放大器而引入噪声，所以采用有源滤波器的 PLL 产生的频率的相 位噪声性能会比采用无源滤波器的 PLL 输出差。选择 VCO 时，尽量选择 VCO 的输出频率对应的控制电压在可用调谐电压范围的中点。然而， ADF41xx 系列的 PLL，其数字锁定指示用 REFIN 时钟来检查是否锁定，如果 PLL 先前已经锁 定，REFIN 时钟突然丢失，PLL 会继续显示锁定状态。 环路滤波器为无源滤波器，VCO 的控制灵敏度为正（即，随着控制电压的升高，输出频率增 大）。
锁相环原理
qq_33734309的博客
03-01 3077
锁相环是一种利用相位同步产生电压，去调谐压控振荡器以产生目标频率的负反馈控制系统。 锁相环就是通过负反馈控制系统，让压控振荡器的固有振荡频率fo 和输入的参考信号fi 的相位保持在误差允许范围内，从而让振荡频率fo达到和参考信号fi 同步相位频率的目的。
设计-环路滤波器-一类、二类N阶环路滤波器。
Carol0630的博客
05-16 1091
无源滤波器优点为结构简单，不会引入太大噪声，也不会对功耗造成负担，不足之处为电阻、电容和电感等无源元件会大大增加芯片面积，而且为了实现高阶(N≥3)滤波器，必须使用电感元件，这将受制作工艺限制。此时，通常采用有源滤波器代替无源滤波器，有源滤波器需要使用运算放大器，这不仅增加了电路的设计的复杂度，而且增加了功耗和面积，同时引入器件噪声。 ...
模拟集成电路的分析与设计：Chapter 15-Phase-Locked Loops.ppt
06-16
《模拟集成电路的分析与设计——Chapter 15：锁相环(Phase-Locked Loops)》 锁相环（Phase-Locked Loop，PLL）是一种电路系统，其主要任务是使输出信号的频率和相位与输入信号保持同步，即锁定两者之间的相位差。...
锁相环仿真与实现
06-23
集成电路（IC）中的锁相环设计需要考虑到工艺、电源电压和温度的影响。现代集成电路技术使PLL集成变得更加紧凑且高效，但同时也增加了设计的复杂性。 综上所述，"锁相环仿真与实现"涵盖的内容包括锁相环的基本概念...
高频锁相环的可测性设计
08-11
锁相环的核心组件包括输入分频器、鉴频鉴相器（PFD）、电荷泵（CP）、压控振荡器（VCO）、环路低通滤波器（LPF）和反馈分频器。它们共同作用，确保输出信号与输入参考信号保持同步。在测试方案中，作者着重关注了...
基础电子中的滤波器的分类
11-13
5. 回转器型滤波器：利用回转器（ gyrator）元件，可以模拟电感，从而在集成电路中构建滤波器。 综上所述，滤波器的分类多样化，每种类型都有其独特的应用场景和优势。理解这些分类对于设计和选择适合特定需求的...
数字式锁相环变带宽滤波器设计及其应用实用教案.pptx
11-23
通过调整环路滤波器参数，可以控制系统的稳定性和噪声抑制能力。 **四、数字滤波器设计** 数字滤波器设计是数字锁相环的重要环节，尤其是比例积分滤波器（PI filter）的应用。滤波器的参数调整，如k1和k2，直接...
模拟电路设计（22）---锁相环设计知多少
diudiulala的博客
10-12 2211
模拟电路设计（22）---锁相环设计知多少
PLL设计-仿真
努力学习的IC小白
07-25 3552
PLL设计-仿真
PLL 设计理论
努力学习的IC小白
07-13 1658
PLL设计理论,系统稳定性，噪声优化，matlab分析，CP、PFD、VCO、LDF、SDM、AFC原理分析
存在out参数的webservices_PLL环路参数的计算及建模
weixin_39710462的博客
11-21 640
尽管基本PLL自其出现之日起几乎保持原样，但是使用不同技术制作及满足不同应用要求的PLL的实现一直给设计者提出挑战。本篇先介绍一下传统电荷泵锁相环的稳定性和噪声建模，后续再从各种结构的PLL、电路设计注意事项、片上电感的设计等方面逐一展开。1. PLL环路参数的计算及建模1.1 环路参数的计算传统电荷泵锁相环的结构框图如图1所示，由鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波...
用verilog写一个基于小波多尺度分析预测带宽模型的E-PON中的动态带宽分配的模块
06-06
以下是一个基于小波多尺度分析预测带宽模型的Verilog代码示例，用于实现EPON网络中的动态带宽分配模块： ``` module epon_dba ( input clk, //时钟信号 input rst, //重置信号 input [7:0] request, //用户请求的带宽 output [7:0] grant //分配给用户的带宽 ); reg [7:0] bandwidth; //当前可用的带宽 reg [7:0] request_reg; //存储用户请求的寄存器 //小波多尺度分析预测带宽模型参数 reg [7:0] alpha = 32; //衰减系数 reg [7:0] beta = 128; //增益系数 reg [7:0] gamma = 255; //最大带宽 reg [7:0] delta = 32; //最小带宽 reg [7:0] predict; //预测的带宽 reg [7:0] error; //预测误差 //小波多尺度分析模块 wire [7:0] request_d1; wire [7:0] request_d2; wavelet_multiscale_predictor wavelet_predictor( .signal(request_reg), .d1(request_d1), .d2(request_d2) ); always @(posedge clk or posedge rst) begin if (rst) begin bandwidth <= gamma; //重置带宽为最大值 request_reg <= 0; //重置请求寄存器为0 predict <= 0; //重置预测值为0 error <= 0; //重置预测误差为0 end else begin //更新带宽 if (request_reg > grant) begin bandwidth <= bandwidth + (request_reg - grant); end else if (request_reg < grant) begin bandwidth <= bandwidth - (grant - request_reg); end //更新请求寄存器 request_reg <= request; //小波多尺度分析预测带宽模型 error <= request_reg - predict; predict <= predict + alpha * error; bandwidth <= min(max(bandwidth + beta * error, delta), gamma); end end //计算分配给用户的带宽 assign grant = min(request_reg, bandwidth); endmodule //小波多尺度分析模块 module wavelet_multiscale_predictor ( input [7:0] signal, //输入信号 output [7:0] d1, //第一层小波分解系数 output [7:0] d2 //第二层小波分解系数 ); wire [7:0] cA1; wire [7:0] cD1; wire [7:0] cA2; wire [7:0] cD2; wavelet_transformer wavelet_transformer( .signal(signal), .cA1(cA1), .cD1(cD1), .cA2(cA2), .cD2(cD2) ); //计算第一层小波分解系数 assign d1 = cA1 - cD1; //计算第二层小波分解系数 assign d2 = cA2 - cD2; endmodule //小波变换模块 module wavelet_transformer ( input [7:0] signal, //输入信号 output [7:0] cA1, //第一层小波重构系数 output [7:0] cD1, //第一层小波分解系数 output [7:0] cA2, //第二层小波重构系数 output [7:0] cD2 //第二层小波分解系数 ); //第一层小波变换 wire [7:0] lpf1 [3:0]; wire [7:0] hpf1 [3:0]; wire [7:0] lpf2 [3:0]; wire [7:0] hpf2 [3:0]; wavelet_filter_bank wavelet_filter_bank1( .signal(signal), .lpf(lpf1), .hpf(hpf1) ); wavelet_filter_bank wavelet_filter_bank2( .signal(hpf1[2]), .lpf(lpf2), .hpf(hpf2) ); assign cA1 = (lpf1[3] + lpf1[2]) / 2; assign cD1 = (hpf1[3] + hpf1[2]) / 2; //第二层小波变换 wavelet_filter_bank wavelet_filter_bank3( .signal(hpf1[2]), .lpf(lpf2), .hpf(hpf2) ); assign cA2 = (lpf2[3] + lpf2[2]) / 2; assign cD2 = (hpf2[3] + hpf2[2]) / 2; endmodule //小波滤波器组模块 module wavelet_filter_bank ( input [7:0] signal, //输入信号 output [7:0] lpf [3:0], //低通滤波器输出 output [7:0] hpf [3:0] //高通滤波器输出 ); //第一级滤波器系数 parameter [7:0] h0 = 1; parameter [7:0] h1 = -1; parameter [7:0] l0 = 1; parameter [7:0] l1 = 1; //第一级滤波器 wire [7:0] conv0; wire [7:0] conv1; assign conv0 = signal * h0; assign conv1 = signal * h1; assign lpf[0] = conv0 + conv1; assign hpf[0] = conv0 - conv1; //第二级滤波器 wire [7:0] conv2; wire [7:0] conv3; assign conv2 = lpf[0] * l0; assign conv3 = lpf[0] * l1; assign lpf[1] = conv2 + conv3; assign hpf[1] = conv2 - conv3; //第三级滤波器 wire [7:0] conv4; wire [7:0] conv5; assign conv4 = lpf[1] * l0; assign conv5 = lpf[1] * l1; assign lpf[2] = conv4 + conv5; assign hpf[2] = conv4 - conv5; //第四级滤波器 wire [7:0] conv6; wire [7:0] conv7; assign conv6 = lpf[2] * l0; assign conv7 = lpf[2] * l1; assign lpf[3] = conv6 + conv7; assign hpf[3] = conv6 - conv7; endmodule ``` 该模块包含一个时钟信号和一个重置信号，以及一个8位的请求输入端口和一个8位的分配输出端口。在时钟上升沿或重置信号激活时，该模块将更新当前可用的带宽和用户请求的寄存器。然后，该模块使用小波多尺度分析预测带宽模型计算带宽预测值和预测误差，并根据预测误差调整当前可用的带宽。最后，该模块使用assign语句计算并输出分配给用户的带宽，该值为用户请求的带宽和当前可用带宽的较小值。同时，该模块使用小波多尺度分析模块对输入信号进行多层小波分解，以提

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Successful 、

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值