SOC_600

已于 2023-09-05 15:22:32 修改
阅读量319 收藏
点赞数
文章标签： fpga开发
于 2023-09-05 11:42:28 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42803089/article/details/132688806
版权
本文介绍了如何利用CXDT作为外部调试代理，通过DP或APB奴隶来模拟功能I/O上的调试。主要内容涉及CXDT在FPGA开发中的应用，包括作为自我托管调试代理通过处理器内存映射进行操作，以及在Arm CorSight验证中对基于ARMV6架构的CXDT仿真器平台的使用。验证过程包括生成CXDT_bin文件、配置cxdt.yml、连接仿真器与顶层pin接口、宏定义选择仿真器或JTAG接口，并启动环境进行仿真验证。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

CXDT 

Acting as an external debug agent through the DP, or directly to an APB slave (mimicking debug over functional I/O). 

CPU 

Acting as a self-hosted debug agent through the processors memory map. 

       将调试激励驱动到调试端口或 APB 功能 I/O 接口。当您在 CXDT 上运行测试时，Makefile.CXDT 生成的测试代码图像被加载到 CXDT 中。 CXDT 将测试状态和结果直接写入 Verilog 仿真输出。 

打开波形命令：verdi -simflow -simBin simv 

加载波形命令 

fsdbAutoSwitchDumpfile 1000 "waves.fsdb" 10 

fsdbDumpvars 0 "tbench" 

run 

1、Arm 的corsight验证基于ARMV6架构的CXDT仿真器平台主要对soc里面的soc_600以及相应的关于debug、trace、trigger组件进行仿真验证。

主要环境如下组成：

1）CXDT仿真器，生成CXDT_bin文件

/css600/logical/testbench/

生成的文件夹 CXDT所需要的CXDT.bin文件

2）在$DB_PATH/socdie/chiptop/sim/testcases/jtag/添加一个cxdt.yml，其中的cxdtbinname指向生成的bin文件路径。

cxdt.yml

  1. 在tb_top.sv里面加入cxdt_include.svi文件

4、cxdt_include.s

最低0.47元/天 解锁文章
ARM Coresight 系列文章 7 - ARM Coresight 通过 AHB-AP 访问 cpu 内部 coresight 组件
CodingCos的博客
07-12 2368
看了之后其实还是不明白为何要分为两组，其实前面的文章已经介绍过，对于AHB-AP(APB-AP) 的访问可以有两种，一种是通过外部 debugger 工具，另外一种就是通过系统总线来访问，这里的两组寄存器其实就是这个作用，在0x00001000之后的是留给系统总线使用的，另外一组是给外部debugger 使用的。如下图所示通过读取0x1df8 偏移之后，读到的值为 0xe00ff003, 这个值也就是 M33 ROM TABLE的地址。在SOC-600的SPEC中，如下面截取SOC-600的部分说明，
【ARM Coresight | AMBA BUS | Cache 与 MMU/MPU | CoreLink | GCC | CSH 专栏导读】
CodingCos的博客
10-17 6404
1. ARM Coresight（SoC-400/SoC-600） 专栏 2. ARMv8/v9 CPU/Cache 专栏 3. Linux ARM AMBA 总线 专栏 4. Trace32/DS-5 专栏。。。
【ARM Coresight SOC-600 -- ETF 介绍】
CodingCos的博客
04-09 2720
通过读取这个寄存器，可以读到位于 trace memory 中的数据，数据的位置是由 RRP register 指向的，这种通过寄存器读取trace data 的方式需要处于 CB 模式或者 SWF1模式才能进行。这个寄存器存放了当前应该从哪个地址读取trace data的值，需要注意的是在在开始抓取trace data 的时候需要将这个寄存器的值配置和 RWP 设置一样，通常配置为0。这个寄存器用于配置向 ram 中的哪个地址中写入数据，配置后之后直接向 RWD寄存器中写就可以了。
ARM推出CoreSight SoC-600.pdf
09-21
ARM推出CoreSight SoC-600.pdf
【ARM Coresight SOC-600 -- ETF CTI 介绍】
CodingCos的博客
04-11 712
ACQCOMP：如果不是在集成模式（integratioin mode）下，这个信号相当于 etf 状态寄存器中的 FtEmpty bit 位，表示trace 抓取已经完成，所有的trace 数据都已经写入trace memory 中。这些信号都是用来连接到CTI 模块上的，master 信号表示 ETF 可以主动发出的信号，slave 信号表示外部发给 ETF的信号。FLUSHCOMP：如果不是在集成模式（integratioin mode）下，当 flush 请求结束的时候这个信号会产生跳变。
coresight_soc600m_technical_reference_manual__101883_0100_00_en.pdf
03-14
初步了解CoreSight
arm的cxdt环境搭建
weixin_42803089的博客
09-05 825
当您在 CXDT 上运行测试时，Makefile.CXDT 生成的测试代码图像被加载到 CXDT 中。1、Arm 的corsight验证基于ARMV6架构的CXDT仿真器平台主要对soc里面的soc_600以及相应的关于debug、trace、trigger组件进行仿真验证。2）在$DB_PATH/socdie/chiptop/sim/testcases/jtag/添加一个cxdt.yml，其中的cxdtbinname指向生成的bin文件路径。生成的文件夹 CXDT所需要的CXDT.bin文件。
88W8801_WLAN_SoC_Datasheetv.zip
09-02
802.11n是最先进的版本之一，它显著提高了无线网络的数据传输速率，最高可达600Mbps，是802.11g速度的5倍左右。802.11n采用了多输入多输出（MIMO）技术，通过使用多个天线来增加信号强度和传输距离，同时支持2.4GHz...
``` % 铅酸电池仿真模型（改进版） % 🌟 1.建立OCV-SOC查找表 SOC_lut = 0:0.01:1; V_oc_lut = arrayfun(@(soc) 12 + 0.1*soc + 0.01*(T-25), SOC_lut); % 🌟 2.开路电压法初始化SOC V_initial = 12.05; % 假设测得的静置电压 SOC_0 = interp1(V_oc_lut, SOC_lut, V_initial, 'nearest'); % 查表初始化 % 参数定义 Q_max = 50; R0 = 0.01; Rp = 0.005; Cp = 2000; T = 25; aging_factor = 0.0001; cycle_count = 0; % 🌟 3.卡尔曼滤波参数 Q_kf = diag([1e-6, 1e-6]); % 过程噪声协方差 R_kf = 1e-4; % 观测噪声方差 P_kf = diag([0.1, 0.1]); % 初始估计协方差 x_kf = [SOC_0; 0]; % 初始状态[SOC; V_p] % 仿真设置 t_end = 3600; dt = 1; t = 0:dt:t_end; I = 5*(1 + 0.5*sin(2*pi*t/600)); % 🌟动态工况示例 % 初始化变量 SOC_true = zeros(size(t)); SOC_est = zeros(size(t)); V_bat = zeros(size(t)); resting_time = 0; % 主循环 SOC_true(1) = SOC_0; SOC_est(1) = SOC_0; for k = 1:length(t)-1 % 老化参数更新 R0_aged = R0 + aging_factor*cycle_count*0.001; Q_max_aged = Q_max - aging_factor*cycle_count*0.1; % 🌟 4.静置状态检测 if I(k) == 0 resting_time = resting_time + dt; if resting_time > 5*Rp*Cp % 极化电容充分放电 SOC_est(k) = interp1(V_oc_lut, SOC_lut, V_bat(k), 'nearest'); x_kf(1) = SOC_est(k); % 强制更新卡尔曼状态 end else resting_time = 0; end % 🌟 卡尔曼滤波预测 F = [1, 0; 0, 1-dt/(Rp*Cp)]; B = [-dt/(Q_max_aged*3600); dt/Cp]; x_prior = F*x_kf + B*I(k); P_prior = F*P_kf*F' + Q_kf; % 卡尔曼滤波更新 H = [0.1, -1]; % OCV-SOC斜率0.1V/% z_pred = 12 + 0.1*x_prior(1) + 0.01*(T-25) - I(k)*R0_aged - x_prior(2); K = P_prior*H'/(H*P_prior*H' + R_kf); x_kf = x_prior + K*(V_bat(k) - z_pred); P_kf = (eye(2)-K*H)*P_prior; % 真实模型更新 SOC_true(k+1) = SOC_true(k) - I(k)*dt/(Q_max_aged*3600); V_p_next = (V_bat(k) - (12 + 0.1*SOC_true(k) + 0.01*(T-25)) + I(k)*R0_aged); V_bat(k+1) = 12 + 0.1*SOC_true(k+1) + 0.01*(T-25) - I(k)*R0_aged - V_p_next; % 保存估计值 SOC_est(k+1) = x_kf(1); % 循环计数逻辑 if SOC_true(k) < 0.2 && SOC_true(k+1) >= 0.8 cycle_count = cycle_count + 1; end end % 可视化结果 figure; subplot(3,1,1); plot(t, V_bat, 'b', 'LineWidth',1.5); title('电池端电压'); xlabel('时间(s)'); ylabel('电压(V)'); subplot(3,1,2); plot(t, SOC_true*100, 'r--', t, SOC_est*100, 'b', 'LineWidth',1.5); legend('真实SOC','估计SOC'); title('SOC估计对比'); xlabel('时间(s)'); ylabel('SOC(%)'); subplot(3,1,3); plot(t, I, 'g', 'LineWidth',1.5); title('动态工况电流'); xlabel('时间(s)'); ylabel('电流(A)');```给我完整的代码
03-24
用户代码中H = [0.1, -1]，这里的0.1可能对应OCV-SOC曲线的斜率，即每1%的SOC变化引起0.1V的电压变化，而-1对应极化电压的系数。需要确认这个观测矩阵是否合理，是否与系统模型一致。 最后，代码中是否有分号缺失...
Coresight - Devicetree/ACPI简介
小立仔
02-14 1647
ARM Coresight - devicetree相关简介
ARM_Cortex_M3_DesignStart_Eval.zip
12-28
ARM design eval
[zz] coresight 简介
yjhworm的专栏
04-04 1091
这就使得片外仪器就无法监测了，因此处理器厂商就提供硬件片上的Trace功能，通过专有的硬件非入侵地实时记录程序执行路径和数据读写信息，然后压缩成Trace数据流，通过专用的数据通道和输出端口传输至调试主机（开头提到的600的厉害之处主要就是针对这个位置的创新）。当然程序的执行路径和数据读写信息的被专有硬件的实时记录的过程是简化的，这些都是很多部分组成的，分散排放在SoC中。除了ARM，当然别家也会推出这种Trace技术产品，不过对于我们的读者而言，CoreSight对其的意义应该是最大的吧。
CentOS7安装Docker及添加阿里云镜像加速详细教程_centos7安装docker教程阿里云
2401_83946570的博客
04-15 1145
最近很多小伙伴找我要Linux学习资料，于是我翻箱倒柜，整理了一些优质资源，涵盖视频、电子书、PPT等共享给大家！
ARM处理器实时在线仿真CORESIGHT简介
findaway123的专栏
07-31 3811
嵌入式跟踪宏单元      粗略的讲，ETM的作用就是记录处理器做的事情并送到外面的调试器。     由于微控制器带有大量的片内存储器，因此不能简单地通过观察外部管脚来确定处理器核是如何运行的。ETM对深嵌入处理器内核提供了实时跟踪能力。它向一个跟踪端口输出处理器执行的信息。软件调试器允许使用JTAG接口对ETM进行配置并以用户易于理解的格式显示捕获到的跟踪信息。ETM直接连接到ARM
CoreSight介绍篇
ahr7882的博客
05-12 1066
ARM的嵌入式IDE发展： 1)SDT，英文全称ARM SoftWare Development Kit，是ARM为方便用户在ARM芯片进行应用软件开发而推出的一整套开发工具。 2)ADS，英文全称ARM Developer Suite，是ARM推出的新一代ARM集成开发环境，用来取代SDT。 3)RVDS，英文全称RealView Development Suite，是ARM公司...
1.Coresight简介
简单同学
11-06 2543
coresight是ARM公司提出的，用于对复杂的SOC，实现debug和trace的架构。该架构，包含了多个coresight组件。众多的coresight组件，构成了一个coresight系统。我们也可以根据coresight架构，实现自己的coresight组件。 每个coresight的组件（component），都要遵循coresight架构的要求。 1、 典型的一个coresight的环境 以下是一个典型的coresight环境，包含了两个ARM core，一个DSP，和众多的cores.
Coresight（二）coresight寄存器
qq_37573794的博客
12-01 1954
  coresight对于每个coresight组件，规定了一些寄存器，这些寄存器的偏移是固定的，这些寄存器，是必须存在的。但是有的，可以不实现该寄存器功能。 1、寄存器一览   coresight架构，对于coresight的组件，定义了若干个固定的寄存器。第一个寄存器的偏移从0xf00开始，直到0xffc。以下是寄存器列表：   以上的寄存器的地址，在coresight的组件中，是不能当作其他功能使用的。如果该寄存器，在该组件没有实现，那么该寄存器地址要保留，读取要返回0，写被忽略（read must
ARM SoC漫谈
热门推荐
02-22 2万+
作者：重走此间路 链接：https://zhuanlan.zhihu.com/p/24878742 来源：知乎 著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。 芯片厂商向客户介绍产品，从硬件角度说的最多的就是功能，性能，功耗和价格。功能这个主要就是看芯片提供了什么接口，比如闪存，内存，PCIe，USB，SATA，以太网等，还看内部有什么运算模块，比如浮点器件，解码
FPGA生成随机数的方法
最新发布
yindq1220的博客
05-11 415
实现方式二：使用三个或以上反相器首尾互联，形成环路振荡器。使用时钟采集，得到不稳定的数据，以形成随机数（其实此种方式与方式一相类似，反相器的组合逻辑相当于高频时钟，时钟信号相当于低频时钟，同样利用亚稳态生成随机数）。上图中，gn为反馈系数，取值只能是1或者0，N个D触发器，可以提供2^(N-1)个输出状态，为了保证随机性，gn的选择必须满足一定的条件，不能全部为0，且gn必须等于1。实现方式一：通过低频时钟作为D触发器的时钟输入端，高频时钟作为D触发器的数据输入端，使用高频采样低频，利用亚稳态输出随机数。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值