ARM Coresight 系列文章 7 - ARM Coresight 通过 AHB-AP 访问 cpu 内部 coresight 组件

已于 2023-11-07 16:46:41 修改
阅读量2.1k 收藏 2
点赞数
分类专栏： # ARM Coresight 系列 文章标签： arm开发 soc-600 DAP ATB AHB-AP APB-AP
于 2023-07-12 22:16:41 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sinat_32960911/article/details/131681663
版权
本文详细介绍了如何通过ARM Coresight的AHB-AP访问CPU内部的coresight组件，特别是A78核心如何访问M33的ETM。内容涉及到APBIC的作用、AHB-AP的BASE寄存器以及SOC-600规格中的相关细节。通过读取特定寄存器获取M33的ROM Table地址，并探讨了寄存器分组的原因。
摘要由CSDN通过智能技术生成


请阅读【ARM Coresight SoC-400/SoC-600 专栏导读】

文章目录


上篇文章：ARM Coresight 系列文章 6 - ARM Coresight ROM Table
下篇文章：ARM Coresight 系列文章 8 - ARM Coresight 通过 APBIC 级联使用

如下图所示，如果A78想去访问M33的内部 coresight 组件 ETM，需要要怎么做？
在这里插入图片描述
答案也正是在图中，首先A78 通过AXI 互联，接入到 APBIC 的 slave port，再通过APBIC 的 master 送出，而APBIC中的master port 可以 master 的身份来访问对应的 AHB-AP上，至于为何要是使用AHB-AP连接M33? 前面的文章已经介绍过了。

AHB-AP中的 BASE 寄存器存有 M33 的 ROM Table 的地址，通过SOC-600 SPEC 可以找到 AHB-AP 中的 BASE 寄存器的偏移地址，如下图所示 BASE 寄存器在SOC-600 AHB-AP中有两个，偏移地址分别为：0x

了解本专栏 订阅专栏 解锁全文 超级会员免费看
主公讲 ARM
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
【ARM Coresight | AMBA BUS | Cache 与 MMU/MPU | CoreLink | GCC | CSH 专栏导读】
CodingCos的博客
10-17 4631
1. ARM Coresight（SoC-400/SoC-600） 专栏 2. ARMv8/v9 CPU/Cache 专栏 3. Linux ARM AMBA 总线 专栏 4. Trace32/DS-5 专栏。。。
ARM推出CoreSight SoC-600.pdf
09-21
ARM推出CoreSight SoC-600.pdf
coresight（一）coresight简介
热门推荐
nuoweishizi的博客
08-16 1万+
一、coresight coresight是ARM公司提出的，用于对复杂的SOC，实现debug和trace的架构。该架构，包含了多个coresight组件。众多的coresight组件，构成了一个coresight系统。我们也可以根据coresight架构，实现自己的coresight组件。 每个coresight的组件（component），都要遵循coresight架构的要求。 1、 典型的一个coresight的环境 以下是一个典型的coresight环境，包含了两个ARM core，一个DSP，和
[zz] coresight 简介
yjhworm的专栏
04-04 993
这就使得片外仪器就无法监测了，因此处理器厂商就提供硬件片上的Trace功能，通过专有的硬件非入侵地实时记录程序执行路径和数据读写信息，然后压缩成Trace数据流，通过专用的数据通道和输出端口传输至调试主机（开头提到的600的厉害之处主要就是针对这个位置的创新）。当然程序的执行路径和数据读写信息的被专有硬件的实时记录的过程是简化的，这些都是很多部分组成的，分散排放在SoC中。除了ARM，当然别家也会推出这种Trace技术产品，不过对于我们的读者而言，CoreSight对其的意义应该是最大的吧。
imx6ull IAR 调试出现could not determine address of core debug register
lishaoyong的博客
03-29 788
IAR ix6ULL Jlink 调试问题 Could not determine address of core debug registers
【ARM Coresight 系列文章 4.1 - ARM Coresight AHB-AP 使用详细介绍】
CodingCos的博客
10-12 807
AHB-AP位于Cortex-M 的存储器系统和调试接口模块（SWJ-DP/SW_DP）之间，充当一个总线桥的角色，它把串行线/SWJ 接口的命令转换成 AHB 数据传送。控制及状态字（CSW）；传输地址寄存器（TAR）；数据读/写（DRW）。ARM Coresight 系列文章 3 - ARM Coresight 组件 DAP(Debug Access Port) 介绍SWJ-DP 支持 both 串行线协议和 JTAG 协议，而 SW-DP 只支持串行线协议。
Arm Cortex-M4 Processor Datasheet.pdf
10-22
1. **架构**：基于Armv7E-M架构，采用3个AMBA AHB-Lite接口（哈佛总线结构），并有一个AMBA ATB接口用于CoreSight调试组件。 2. **指令集支持**：支持Thumb/Thumb-2指令集，具备3级流水线加分支预测功能。 3. **...
ARM内核相关参考资料
04-21
Cortex-M3是ARM公司推出的一种基于ARMv7-M架构的内核，专为微控制器应用设计，具有低功耗、高性能和低成本的特点。下面我们将深入探讨ARM总线设计和Cortex-M3内核的相关知识点。 **1. ARM总线设计** ARM总线设计是...
Arm Cortex-M3 Datasheet
01-02
此外，它还包含一个AMBA ATB 接口，用于连接CoreSight 调试组件，提高了系统调试的便利性。 **指令集与流水线** Cortex-M3 支持Thumb 和 Thumb-2 指令集，提供了一个三阶段的流水线，提升了处理速度。同时，处理器...
嵌入式系统/ARM技术中的IPextreme通过推广飞思卡尔接口模块加快Nexus 5001调试标准
11-29
此外，IPextreme还提供了其他类型的Nexus接口模块，如ARM9 Client（适配ARM9设计）、AHB Nexus Client（连接到AMBA 2.0主控），以及Nexus Port Controller，这个控制器允许用户通过单一的Nexus Port接口管理多个...
coresight_soc600m_technical_reference_manual__101883_0100_00_en.pdf
03-14
初步了解CoreSight
CoreSight Technology System Design Guide
02-12
ARM® Compiler armlink User Guide provides user information for the ARM linker, armlink. It describes the basic linker functionality, image structure, BPABI and SysV support, GNU ld script support, how to access image symbols, and how to use scatter files.
嵌入式系统/ARM技术中的ARM推出RealView ICE 3.3版本
11-19
5. AMBA AHB下载功能，通过JTAG-AP实现高速设备下载，加速了固件更新和调试过程。 RealView ICE 3.3版本的发布，无疑提升了嵌入式系统开发者的工作效率，特别是在处理复杂的多核系统时。通过提供更强大、更全面的...
【ARM Coresight SOC-600 -- ETF CTI 介绍】
最新发布
CodingCos的博客
04-11 452
ACQCOMP：如果不是在集成模式（integratioin mode）下，这个信号相当于 etf 状态寄存器中的 FtEmpty bit 位，表示trace 抓取已经完成，所有的trace 数据都已经写入trace memory 中。这些信号都是用来连接到CTI 模块上的，master 信号表示 ETF 可以主动发出的信号，slave 信号表示外部发给 ETF的信号。FLUSHCOMP：如果不是在集成模式（integratioin mode）下，当 flush 请求结束的时候这个信号会产生跳变。
Coresight（一）coresight简介
qq_37573794的博客
11-30 2854
  coresight是ARM公司提出的，用于对复杂的SOC，实现debug和trace的架构。该架构，包含了多个coresight组件。众多的coresight组件，构成了一个coresight系统。我们也可以根据coresight架构，实现自己的coresight组件。每个coresight的组件（component），都要遵循coresight架构的要求。 1、 典型的一个coresight的环境 以下是一个典型的coresight环境，包含了两个ARM core，一个DSP，和众多的coresigh
【ARM Coresight 系列文章 2.4 - Coresight 寄存器：DEVARCH，DEVID， DEVTYPE】
CodingCos的博客
08-01 1471
如果这几个寄存器没有使用到，实现时，全部设置为0。如果对应的组件是可以配置的，ARM推荐这几个寄存器可以填写该组件的版本升级信息或者是改动信息。这个寄存器的功能，由实现进行定义，总共包括3个寄存器，DEVID，DEVID1，DEVID2，每个寄存器32位，只读。DEVARCH 寄存器标识了coresight 组件的架构信息。偏移地址分别是：0xFC8, 0xFC4, 0xFC0。对于 ARM 架构来说，这11bits 是固定的。该寄存器中包含了组件的具体类型信息，通过。位域(次设备号)的组合值来表示。
【ARM Coresight 系列文章 6 - ARM Coresight ROM Table】
CodingCos的博客
04-22 1148
的AP的base addr寄存器中，这样debugger通过访问DAP的AP，就可以获取到rom table的基地址，然后在访问rom table，从而获取到整个SoC中所有的Coresight 组件的信息。ARM规定，在一个SoC中，必须要实现至少 1 个 ROM Table，该 ROM Table，保存了SoC中各个Coresight 组件的信息，包括组件格式以及组件的基地址。，外部根据这个地址，就可以访问这个组件的 Coresight 寄存器，从而获取到这个组件的信息。，是 Entry 寄存器。
[zz] coresight details
yjhworm的专栏
04-04 889
coresight的寄存器 coresight对于每个coresight组件，规定了一些寄存器，这些寄存器的偏移是固定的，这些寄存器，是必须存在的。对于每一个output trigger，有单独的寄存器和其对应，如CTIOUTEN0，就和output trigger0对应，控制该寄存器，就可以将指定的input channel连接到output trigger0上，这样指定的input channel上的trigger就可以传递到output trigger0上。这四个寄存器的组合，用来标识组件的类型。
【ARM Coresight Trace 系列文章 9 -- ETM（Embedded Trace Macrocell） 详细介绍 】
CodingCos的博客
10-08 1447
ARM ETM（Embedded Trace Macrocell）是一种用于嵌入式系统的调试技术。它提供了一种非侵入式的调试方法，可以帮助开发人员在运行时监测和分析处理器的执行情况，包括指令执行、数据读写、异常和中断处理等。ETM主要负责追踪处理器的信息，将信息打包，通过ATB总线发送到 trace bus上。ETM 功能包括操作跟踪：ETM 可以跟踪处理器执行的所有指令，包括分支、跳转、异常和中断等。数据跟踪：ETM 可以跟踪处理器执行的所有数据读写操作，包括内存读写、寄存器读写和外设读写等。异常跟踪。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公讲 ARM

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值