![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
总线
那是一段痛苦的记忆
这个作者很懒,什么都没留下…
展开
-
串口读写IIC器件 FPGA Verilog HDL
串口读写IIC器件 FPGA Verilog HDLIIC总线协议实现:`include "config.v"module I2C( clk, //system clk 50MHZ rstn, //active low data_in, data_out, sda, scl, wr, ...原创 2019-08-05 11:54:52 · 574 阅读 · 0 评论 -
IIC(I2C)总线 FPGA Verilog HDL
IIC(I2C)总线 FPGA Verilog HDL配置文件:根据具体的IIC设备改一下时钟频率就可以产生正确的时钟波形`define SYS_CLK 50_000_000`define SCL_CLK 400_000`define COUNT_MAX (`SYS_CLK/`SCL_CLK)`define HALF (`COUNT_MAX/2 -1)`defi...原创 2019-08-02 14:02:16 · 1663 阅读 · 1 评论