【数字电路与系统】【北京航空航天大学】实验：时序逻辑设计——三色灯开关（四）、设计实现

本次实验（一）见博客：【数字电路与系统】【北京航空航天大学】实验：时序逻辑设计——三色灯开关（一）、实验指导书

本次实验（二）见博客：【数字电路与系统】【北京航空航天大学】实验：时序逻辑设计——三色灯开关（二）、需求分析和系统设计

本次实验（三）见博客：【数字电路与系统】【北京航空航天大学】实验：时序逻辑设计——三色灯开关（三）、功能仿真测试

说明：本次实验的代码使用verilog编写，文章中为阅读方便，故采用matlab代码格式。

2.4、设计实现

2.4.1、综合和下载过程

//mode_run模块：
综合：

图 5 综合

易失性烧录：

图 6 易失性烧录

非易失性烧录&#x