ADI sharc DSP 21489学习

ADI sharc DSP 21489学习

21489 的编程参考（sharc 21489 Processor Programming Reference），目录如下：
第1章 简介 提供SHARC处理器的体系结构概述。
第2章 寄存器 描述核心寄存器文件，包括数据交换寄存器（PX）。
第3章 处理器 描述算术/逻辑单位（ALU），乘法器/累加器单位和移位器。本章还讨论了数据格式，数据类型和寄存器文件。
第4章 程序定序器 描述程序定序器的操作，该程序通过提供要执行的下一条指令的地址来控制程序流程。本章还讨论了循环，子例程，跳转，中断，异常和IDLE指令。
第5章 计时器 描述处理器的核心计时器的操作。
第6章 数据地址生成器 介绍了数据地址生成器（DAG），寻址模式，如何修改DAG和指针寄存器，存储器地址对齐以及DAG指令。
第7章 内存 描述处理器内存的各个方面，包括内部内存，地址和数据总线结构以及内存访问。
第8章 JTAG测试仿真端口 讨论JTAG标准以及如何在测试环境中使用SHARC处理器。包括边界扫描架构，指令和边界寄存器以及断点控制寄存器。
第9章，指令集类型 提供有关ISA和VISA指令类型的参考信息。
第10章 指令集操作码 本章列出了各种指令类型的操作码及其ISA或VISA操作。
第11章 计算类型 详细描述每个计算操作。计算运算在乘法器，ALU和移位器中执行
第12章 计算类型操作码 描述与计算类型关联的操作码。
附录A，寄存器 提供用于控制SHARC处理器内核操作的所有寄存器的寄存器和位描述。
附录B 核心中断控制 提供中断向量表。
附录C 数字格式 提供支持的数据格式的描述。
2. 硬件架构：

ADSP-214xx SHARC® Processor Hardware Reference， 目录如下：
本手册在以下章节中提供有关ADSP-214xx处理器外设的详细信息：

•第1章“简介”
提供SHARC处理器的体系结构概述。
•第2章“中断控制”
提供系统中断控制器的功能描述，包括用于配置和控制中断的寄存器的完整列表。
•第3章，“ I / O处理器”
描述输入/输出处理器体系结构，并为处理器外围设备提供直接内存访问（DMA）过程。
•第4章，“外部端口”
描述处理器如何连接到外部存储器。其中包括DDR2（ADSP-2146x）和SDRAM（ADSP-2147x，ADSP-2148x）。
•第5章，“链接端口一ADSP-2146x”
描述了两个双向8位宽链接端口，它们可以连接到其他处理器或外围链接端口。
•第6章“存储器到存储器端口DMA” 描述了片上存储器到存储器DMA。
•第7章“ FFT / FIR / IIR硬件模块”
描述了专用的硬件加速器，这些硬件加速器用于减少内核上的指令负载，将其释放给其他任务，从而有效地增加带宽。
•本章和“脉冲宽度调制”
描述了脉宽调制模块的实现和使用，该模块提供了一种用于控制带有微处理器数字输出的模拟电路的技术。
•第9章，“媒体本地总线”
详细介绍了媒体本地总线端口（MLB），它是PCB上或芯片间通信总线，它允许应用程序通过INIC（智能网络接口控制器）访问MOST网络数据。
•第10章“数字应用程序/数字外围设备接口” 提供有关数字音频/数字外围设备接口（DAI / DPI）的信息，该信息使您可以在SHARC处理器上连接任意数量和各种外围设备，同时保持较高的兼容性。
•第11章“串行端口（SPORT）”
描述数据线串行端口。每个SPORT都包含一个时钟，一个帧同步和两条数据线，可以将它们配置为接收器或发送器对。
•第12章“输入数据端口（SIP，PDAP）”
讨论输入数据端口（IDP）的功能，该功能提供了一种低开销的方法来将信号路由单元（SRU）信号路由回内核的存储器。
•第13章“异步采样率转换器”
提供有关采样率转换器（SRC）模块的信息。此模块在独立的立体声通道上执行同步或异步采样率转换，而无需使用任何内部处理器资源。
•第14章，“ Sony / Philips数字接口”
提供有关使用Sony / Philips Digital Interface的信息，Sony / Philips Digital Interface是一种标准的音频文件传输格式，它允许将数字音频信号从一个设备传输到另一个设备，而不必转换为模拟信号。
•第15章，“精密时钟发生器”
详细介绍了精密时钟发生器（PCG），每个时钟发生器都会生成一对信号，这些信号是从基于低抖动的片外时钟输入信号得出的。
•第16章，“串行外围设备接口端口”
描述串行外围设备接口（SPI）端口的操作。SPI设备使用主从关系进行通信，因为它们可以在全双工模式下运行，所以可以实现较高的数据传输速率。
•第17章，“外围设备计时器”
描述可用于与外部设备接口的32位计时器。
•第18章“移位寄存器— ADSP-2147x”
描述18级串行输入，串行/并行输出移位寄存器。
•第19章“实时时钟一ADSP-2147x / ADSP-2148x” 描述了独立于处理器时钟工作的实时时钟。
•第20章“ WatchDog定时器一ADSP-2147x，ADSP-2148x” 描述了软件看门狗功能，该功能可以通过将处理器强制为已知状态来提高系统可靠性。
•第21章，“ UART端口控制器”
描述通用异步接收器/发送器（UART）的操作，它是与PC样式的行业标准UART兼容的全双工外设。
•第22章，“两线接口控制器”
两线制接口与广泛使用的I 2 C总线标准完全兼容。它具有高度的功能性，并且与多主，多从总线配置兼容。
•第23章，“系统设计”
描述ADSP-214xx处理器的系统设计功能。其中包括电源，复位，时钟，JTAG和引导，以及引脚多路复用方案和其他系统级信息。
•第24章，“电源管理”
描述与电源管理相关的系统设计功能。

•附录A，寄存器参考
提供所有寄存器的图形表示并描述每个寄存器中的位使用情况。
•附录B，寄存器清单
提供所有寄存器复位时的寄存器助记符，地址，简要说明和状态。
•附录C “音频帧格式”
提供许多外围设备使用的标准音频格式的描述。
该硬件参考是SHARC处理器编程参考的随附文档。

在这篇文章中，提到直接在VisualDSP++的帮助文档中直接查询寄存器的说明，或者在硬件参考中查询。
ADI DSP的寄存器详细说明在哪里？
https://blog.csdn.net/ADI_OP/article/details/102637347?ops_request_misc=%25257B%252522request%25255Fid%252522%25253A%252522160923030816780276311506%252522%25252C%252522scm%252522%25253A%25252220140713.130102334…%252522%25257D&request_id=160923030816780276311506&biz_id=0&utm_medium=distribute.pc_search_result.none-task-blog-2_blogbaidu_landing_v2~default-4-102637347.pc_v1_rank_blog_v1&utm_term=ADI%20DSP

参考资料：
21489 处理器编程参考
21480 处理器硬件参考