自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(11)
  • 收藏
  • 关注

原创 Systemverilog : $sscanf系统函数

$sscanf(str,format,args) $sscanf 将字符串按照某个模板格式进行扫描,其字符串格式和C语言中的printf()函数类似 $sformat(str,format,args) $sformat是$sscanf的反函数。将字符串按照给定的格式填入相应的参数args中 $display(format,args) $display就是Verilog的p...

2019-03-29 16:57:49 10799

原创 UVM : uvm_event, uvm_event_pool

https://www.chipverify.com/uvm/uvm-pool

2019-03-24 12:09:45 11476

原创 SystemVerlg : wait fork和disable fork的作用范围

https://www.chipverify.com/systemverilog/systemverilog-wait-forkwait fork会阻塞调用它的进程,直到该父进程的所有子进程结束。能够建立进程的只有initial块,always块,fork语句, begin块不能创建进程即使该wait fork语句是在父进程的调用的任务中,若是该任务不是由fork, always, init...

2019-03-16 23:05:40 18129 7

原创 SystemVerilog : covergroup和coverpoint

带参数的covergroup在定义covergroup的时候可以在group Id后面带上参数,而coverpoint可以使用这个参数作为变量。covergroup cg_ref (ref bit [1:0] ref_test) ; ref_cp : coverpoint ref_test { bins ref_bins = {0,2}; }endgroup在使用这个group时...

2018-12-07 12:40:59 22281

原创 UVM: callback机制 uvm_callback和uvm_callbacks

https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/base/uvm_callback-svh.htmlhttp://testbench.in/UT_15_UVM_CALLBACK.html

2018-12-04 10:16:46 7128 1

原创 SystemVerilog : 静态变量和静态方法 以及数据生命周期属性

静态变量 static variable对于普通的实例类属性,每一个类实例的每一个变量都有自己的copy(单独的内存空间),相互独立。但是有时会要求一个类的所有实例都共享变量的一个版本,也就是说所有实例都共享同一个copy,该变量对所有实例都是可见并相同的。这样的类属性就是静态属性(静态变量),使用关键字static产生。通过下面的例子可以清楚的看见静态属性的特点。class Packet;...

2018-12-03 12:41:39 13098 2

原创 SystemVerilog: 事件控制event

参考文献:https://www.chipverify.com/systemverilog/systemverilog-eventevent和旗语semaphore以及mailbox都是用于线程间的通信(IPC),负责线程之间的数据交换和同步。EVENT事件是静态的同步对象句柄(可以像参数一样在子程序中传递),它用来同步多个并发的进程,比如某个进程等待着事件,而另一个进程则触发这个事件。几...

2018-11-13 20:24:46 20966 3

原创 Verilog中的条件执行:$test$plusargs和$value$plusargs

$test$plusargs和$value$plusargs$test$plusargs和$value$plusargs作为进行Verilog和SystemVerilog仿真运行时调用的系统函数,可以在仿真命令直接进行赋值,并且不局限于不同仿真器对于参数在仿真命令中定义格式不同的限制,也避免了调换参数带来的频繁编译等问题。使用这两条函数对于搭建测试平台有一定的便利,同时对于理解Factory中用...

2018-11-13 19:06:49 9135

原创 UVM: Driver和Sequencer之间的握手机制(二)

seq_item_port的方法Driver应该使用uvm_seq_item_pull_port内含的多种方法实现sequence->sequencer->driver的数据传输以及driver->sequence的反馈机制:task get_next_item(output REQ req_arg):采取blocking的方式等待从sequence获取下一个item。...

2018-11-12 23:11:04 16536 3

原创 UVM: Driver和Sequencer之间的握手机制(一)

Driver的seq_item_port和Sequencer的seq_item_exportuvm_driver中有一个派生自uvm_seq_item_pull_port的成员 seq_item_port;uvm_sequencer中有一个派生自uvm_seq_item_pull_imp的成员seq_item_export。uvm_driver的源代码:// Definition of u...

2018-11-12 14:10:44 5548

转载 CSDN-markdown编辑器

这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题,有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能,丰富你的文章UML 图表FLowchart流程图导出与导入导出导入欢迎使用Ma...

2018-11-06 22:26:39 120

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除