计算机组成原理笔记——处理器（1)[未完]

Chapter4_逻辑设计基础

部件介绍

组合逻辑部件不遵循时序，有输入就有输出

时序部件：

• 存储信息 Store information
• PC 指令内存， 数据内存

-组合逻辑

• 与门
• 加法器
• 多路选择开关 Multiplexer
• ALU 算术逻辑单元
  • 9 条指令但不是9种运算
    • lw，sw的加法
    • 减法
    • AND , OR
    • set-on-less-than
    • 共五种运算

-状态组件

寄存器输出信号在上升沿变化（有效表示逻辑高，无效表示逻辑低）

写控制的寄存器，需要在时钟沿上升时write写入信号为真，才会根据输入改变输出

时钟控制策略

• 组合逻辑电路至于时钟间隔中
• 从时序部件取出，置入时序部件，从寄存器取出，放入内存或寄存器中
• 组合逻辑完成后的下一个时钟再传回PC+4

数据通路(Datapath)和控制器

-Datapath组件

​ CPU内处理数据和地址的组件

• 寄存器 Registers
• 算术逻辑单元 ALU
  • 两个32位输入，一个32位输出，一个1位输出（表示结果是否为0）
• 多路选择器 MUX
• 内存 Data Memory
  • 其实是DCache，在教学模型中简化了
• 程序计数器 PC
  • 任何类型的指令都需要使用到PC
• **符号扩展 Sign-extend **
  • 有符号数扩展——高位填充

寄存器堆，ALU

-操作简述

R-format Instruction

• 读取两个寄存器
• 进行算术逻辑运算
• 结果写入寄存器

Load/Store Instructions

• 读取寄存器
• 使用16位立即数进行计算地址（使用算术逻辑单元进行符号扩展）
  • Loa