PCB抗干扰设计原则

电源线的设计

1. 选择合适的电源
2. 尽量加宽电源线
3. 保证电源线、底线走向和与数据传输方向一致
4. 使用抗干扰元器件（磁珠、电源滤波器）
5. 电源入口添加去耦电容

地线的设计

1. 模拟地和数字地分开
2. 尽量采用单点接地
3. 尽量加宽地线
4. 将敏感电路连接到稳定的接地参考源
5. 对PCB板进行分区设计，把高带宽的噪声电路与低频电路分开
6. 尽量减少接地环路的面积

元器件的配置

1. 不要有过长的平行信号线
2. 保证PCB的时钟发生器、晶振和CPU的时钟输入端尽量靠近，同时远离其他低频器件
3. 元器件应围绕核心器件进行配置，尽量减少引线长度
4. 对PCB板进行分区布局
5. 考虑PCB板在机箱中位置和方向
6. 缩短高频元器件之间的引线

去耦电容的配置

1. 每10个集成电路要加一片充放电电容
2. 引线式电容用于低频，贴片式电容用于高频
3. 每个集成芯片要布置一个 0.1uF 的电容
4. 对抗噪声能力弱、关断时电源变化大的器件要加高频去耦电容
5. 电容之间不要共用过孔
6. 去耦电容引线不能太长

降低噪声和电磁干扰的原则

1. 射频、高速数字电路：禁止锐角、尽量避免直角
2. 用串联电阻的方法来降低电路信号边沿的跳变速率
3. 石英晶振的外壳要接地
4. 闲置不用的门电路不要悬空
5. 时钟线垂直于IO线时干扰小
6. 尽量让时钟线周围的电动势趋于零
7. IO驱动电路尽量靠近PCB的边缘
8. 任何信号不要形成回路
9. 对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略
10.通常功率线、交流线尽量布置在和信号线不同的板子上

其他设计原则

1. CMOS的未使用引脚要通过电阻接地或接电源
2. 用RC电路来吸收继电器等原件的放电电流
3. 总线上加 10K 左右上拉电阻有助于抗干扰
4. 采用全译码有更好的抗干扰性
5. 元器件不用引脚通过 10K 电阻接电源
6. 总线尽量短，尽量保持一样长度
7. 两层之间的布线尽量垂直
8. 发热元器件尽量避免敏感元件