- 博客(145)
- 收藏
- 关注
RSS订阅
原创 Brent Kung Adder
本文深入解析了Brent-Kung加法器(BK加法器)在数字集成电路中的关键作用。该加法器通过创新的"稀疏进位树"结构，将32位运算延迟控制在2.3ns(28nm工艺)，逻辑门数量较标准超前进位加法器减少60%以上，实现了速度与面积的最优平衡。文章系统阐述了BK加法器的两级进位计算原理，包括局部块进位信号生成和全局稀疏连接机制，并通过8位加法器的层级化计算过程进行详细说明。性能对比显示，BK加法器在延迟、面积和功耗指标上均优于传统结构，使其成为CPU、FPGA等高性能芯片中算术运算单元的
2025-12-14 21:03:47
590
原创 Synopsys Datapath 算子：结构与实现宝典
Booth-Radix4 结构。Booth-Radix8 结构。Kogge–Stone 结构。None-Booth 结构。Sklansky 结构。mux_tree 结构。dec-sel 结构。
2025-12-09 13:51:44
194
原创 Square Root Carry Select Adder
本文详细介绍了平方根进位选择加法器（SRCSA）的设计原理与实现方法。通过不等长分组优化（每组位宽依次递增），使各组延迟趋于平衡，将总延迟从线性降低至平方根级别。文章具体阐述了16位SRCSA的分组设计（1+2+3+4+6位）、各级单元结构（双路径RCA+MUX）、级联方法及延迟分析（20级门延迟）。最后总结了SRCSA的5步实现流程：分组计算、双路径搭建、MUX选择、级联连接和结果拼接，并指出其在大位宽运算中的性能优势。
2025-12-03 08:15:00
1590
原创 Carry Select Adder
文章摘要：CSA（进位选择加法器）是RCA（串行进位加法器）和CLA（超前进位加法器）的折中方案。其核心思想是将加法器分组，每组并行计算进位为0和1两种情况的结果，再通过MUX选择正确输出。4位小组CSA由两条4位RCA路径和MUX构成，延迟为4级FA+1级MUX。大位宽CSA通过级联多个小组实现，可采用不等长分组优化时序。相比RCA减少了串行延迟，比CLA逻辑更简单，适用于8-64位中等位宽运算。
2025-11-22 16:26:04
620
原创 Carry Look Ahead Adder：让加法更快的秘密武器
摘要：进位前瞻加法器（CLA）通过逻辑展开并行计算进位信号，解决了传统波纹进位加法器（RCA）的延迟问题。CLA利用生成（G）和传播（P）信号直接预测进位，避免逐级传递，显著降低延迟（从线性到对数级）。4位CLA可扩展为分层结构处理大位宽运算，但需权衡面积和复杂度。Verilog示例展示了4位CLA的实现，其核心公式为C_{i+1}=G_i+P_iC_i。CLA是高性能加法器的关键技术，但在实际设计中常与混合结构结合优化。
2025-11-06 08:15:00
682
原创 Ripple Carry Adder 的原理与结构：最纯粹的进位传播机制
摘要： Ripple Carry Adder（RCA）是所有加法器结构的基础，通过逐级传递进位实现多位加法。其核心是由全加器级联构成，进位延迟随位数线性增长（O(n)），导致高位计算成为关键路径瓶颈。RCA结构简单、面积小，但大位宽时效率低。现代优化方法（如Carry Lookahead、Carry Skip）通过并行或预测机制缩短进位链。RCA作为“原型机”，揭示了进位依赖的本质，是理解高效加法器设计的起点。
2025-10-29 08:15:00
912
原创 加法器进位的那些事
文章摘要：本文介绍了二进制加法的进位原理及其加速方法。首先通过十进制加法类比二进制加法规则，解释每位和(Si)与进位(Ci)的计算公式。重点阐述了分组进位技术，将大位宽加法分为多组，每组独立计算生成项(Gg)和传播项(Pg)，再通过组间进位传播提高运算速度。以16位加法为例，分为4组并行计算，最后组合结果，有效减少电路延迟，实现快速加法运算。这种分组进位方法在硬件设计中具有重要应用价值。
2025-10-28 20:45:14
931
原创 专栏总纲：C++ 多线程从入门到工程实战
本文系统介绍了C++多线程编程的核心概念与实践。第一部分（1-5章）讲解线程基础，包括并发与并行、线程生命周期、数据竞争与内存模型、互斥锁及条件变量。第二部分（6-13章）深入标准库高级特性，涵盖原子操作、future/promise、线程池、C++20同步原语、读写锁和线程本地存储等。第三部分（14-18章）侧重性能优化，探讨死锁避免、缓存一致性、无锁编程及并行STL。最后通过日志系统和网络爬虫两个实战项目（19-20章），展示了多线程技术的综合应用。全文从基础到实战，全面覆盖了现代C++多线程开发的关键
2025-10-25 10:17:24
669
原创 C++ 多线程实战 20｜实战二：线程池驱动的迷你爬虫（限速 / 礼貌 / 取消）
本文介绍了一个基于C++线程池的"礼貌"爬虫系统实现。该系统采用模块化设计，包括线程池异步引擎、URL队列、域名限速机制和HTTP抓取模块等核心组件。通过线程池实现高并发抓取，配合URL去重和域名访问频率限制，避免了过度请求目标网站的问题。系统支持安全中断和可控资源占用，体现了工程级爬虫的关键特性。文章详细讲解了各模块的实现代码，并提供了扩展方向建议，强调高性能爬虫应兼顾效率与礼貌性。完整代码可通过g++编译运行，按Ctrl+C可安全退出。
2025-10-24 08:15:00
1163
原创 C++ 多线程实战 19｜ 实战一：高性能并发日志系统（MPMC 队列 + 批量落盘）
本文探讨了多线程日志系统的设计与实现。传统锁方案存在IO慢、锁竞争和频繁开关文件三大瓶颈。文章提出基于生产者-消费者模型的异步日志方案：业务线程作为生产者将日志存入MPMC队列，后台线程作为消费者批量写入磁盘。实现了一个简易MPMC队列（基于锁），并构建了完整的异步日志系统框架，通过批量写入大幅提升性能。最后提出了环形缓冲区、直接I/O操作等优化方向，指出高性能的关键在于异步化慢操作和保持快线程持续运行。该设计思想可推广至数据采集、实时监控等多个领域。
2025-10-23 08:30:00
971
原创 C++ 多线程实战 18｜并行 STL：一行代码也能并行
C++17并行STL：一行代码实现多线程加速 C++17引入的并行STL让多线程编程变得极其简单。只需在标准算法中添加执行策略参数（如std::execution::par），即可将普通算法自动并行化。支持常见操作如排序、查找、累加等，底层自动处理线程拆分和结果合并。实测表明，对于10万级以上数据量，性能提升显著。但使用时需注意：任务必须无数据依赖，且调试难度较高。并行STL的最大优势在于让开发者无需手动管理线程即可获得多核性能，特别适合处理大规模独立数据任务。这种"高层次多线程"方式大
2025-10-22 10:30:00
1103
原创 C++ 多线程实战 17｜线程池从 0 到 1：固定线程池与任务队列
本文介绍了线程池的基本概念与实现原理。首先解释了线程池的必要性：避免频繁创建销毁线程的开销，提高系统稳定性。然后详细讲解了线程池的核心组件：任务队列、工作线程和同步机制。文章重点通过代码示例展示了如何实现一个迷你线程池，包括线程池类的定义、构造函数、任务提交方法和析构函数。最后讨论了固定线程池的优势、应用场景以及高级扩展功能。线程池是现代并发编程的核心技术，通过有效管理线程资源，能够显著提升程序性能。
2025-10-21 08:15:00
1462
原创 C++ 多线程实战 16｜原子与无锁概览：何时值得、如何收尾
本文深入探讨C++多线程编程中的原子操作与无锁技术。首先解析原子操作的底层原理，说明其通过CPU指令保证操作的不可分割性。对比原子操作与锁的性能差异，指出原子操作在轻量级同步场景的优势。重点剖析内存序的复杂性，分析不同内存序的适用场景。区分无锁与wait-free的概念，揭示无锁算法的实现难度和潜在问题（如ABA问题）。最后给出实用建议：在简单计数、状态标志等场景使用原子操作，复杂数据结构仍建议使用锁。文章强调，无锁编程虽能提升性能，但需权衡复杂度与正确性，明智的开发者应懂得适时选择传统同步方式。
2025-10-20 08:30:00
1907
原创 C++ 多线程实战 15｜缓存一致性与伪共享：让 CPU 更友好
《CPU缓存一致性与伪共享问题解析》 本文深入探讨多核CPU的缓存机制及伪共享问题。CPU通过多级缓存弥补内存访问速度差，但多线程环境下会出现缓存一致性问题，MESI协议通过状态标记保证数据同步。伪共享是当不同线程操作同一缓存行中的独立变量时引发的性能陷阱，导致无谓的缓存同步。检测方法包括性能分析工具和强制对齐测试，解决方案有内存对齐、填充字节和减少共享变量等。测试显示，合理优化后性能可提升近5倍。理解缓存机制对编写高效多线程程序至关重要。
2025-10-18 09:30:00
963
原创 C++ 多线程实战 14｜如何系统性避免死锁
《死锁的系统性规避指南》摘要 死锁是多线程编程中常见的"卡死"现象，当多个线程互相等待对方释放资源时发生。文章通过"吃饭问题"的代码案例生动展示了死锁场景，并系统性地提出了7种避免死锁的实用方法： 保持固定的加锁顺序 使用std::lock()或C++17的std::scoped_lock 缩小锁的作用域 避免持锁调用外部函数 使用尝试锁机制 遵循RAII原则自动释放锁 减少嵌套锁的使用 文章强调，打破死锁四个必要条件中的任意一个（互斥、请求保持、不剥夺、循环等待）即
2025-10-17 21:36:37
852
原创 为什么你的 Critical Path 延迟超标？先搞懂 Fanout/Cap/Trans 的 “送货逻辑” 再说
文章用快递送货类比数字电路中的延迟问题，将数字单元比作快递员，延迟比作送货时间。关键因素包括：1）负载电容（Cap）对应包裹总重量，重量越大延迟越长；2）扇出（Fanout）对应包裹数量，数量多可能增加总重量，但不绝对；3）转换时间（Trans）对应取件准备时间，准备越久总延迟越长。三者共同影响时，延迟会显著增加。解决方案包括：更换高驱动单元（换大电动车）、插入缓冲器（分批送货）和优化前级单元（提前准备）。这种类比生动解释了数字电路延迟的影响因素和优化方法。
2025-10-16 08:15:00
774
原创 C++ 多线程实战 13｜时间与超时：让等待可控
摘要：C++多线程编程中，等待是协调线程执行的关键。文章介绍了多种可控等待机制：1) sleep_for和sleep_until实现精确时间暂停；2) condition_variable的超时等待避免无限阻塞；3) timed_mutex提供带时限的锁获取；4) chrono模块提供高精度时间计算。合理运用这些工具，可以平衡程序性能与响应速度，避免死锁和资源浪费。核心思想是：所有等待都应设定合理时限，确保线程在必要时能及时放弃等待，保证系统整体效率。
2025-10-13 08:15:00
872
原创 C++ 多线程实战 12｜线程本地存储：thread_local 的威力与边界
多线程编程最具挑战性的部分之一，就是共享资源的管理。线程通常需要访问共享数据，但这就不可避免地涉及到线程同步和数据竞争的问题。而在某些场景下，我们并不需要共享数据，而是每个线程有独立的数据副本。这就是线程本地存储（Thread Local Storage, TLS）的作用。C++11 引入了关键字，使得每个线程都能拥有自己独立的变量副本，从而避免了线程间共享数据带来的复杂性和性能开销。今天我们就来深入探讨，了解它的威力，也看看它的局限和使用边界。每个线程有自己的独立数据副本，互不干扰。在 C++ 中，
2025-09-26 08:15:00
3386
原创 C++ 多线程实战 11｜读写锁与多读场景：shared_mutex 与 shared_lock
本文介绍了C++17中的读写锁机制std::shared_mutex和std::shared_lock。读写锁允许多线程同时读取共享数据，但写操作需要独占访问，适用于读多写少的场景。通过图书馆借阅的类比，说明了读写锁的工作原理。文章提供了并发读写配置表的代码示例，分析了常见误区，并指出读写锁在频繁写操作时可能性能下降。最后给出实践作业和延伸阅读建议，帮助读者掌握这一多线程编程工具。
2025-09-16 08:30:00
3371
原创 C++ 多线程实战 10｜C++20 的信号量、闩锁与屏障
有时候写多线程代码，会感觉自己像个“交通警察”：这里要限流，不能让大家一拥而上；那里要等所有人到齐，才能一起发车；还有时候要分阶段执行，上一阶段没完，下一阶段不能乱跑。信号量（semaphore）、闩锁（latch）和屏障（barrier）。它们比mutex更贴近并发算法的实际需求。今天我们就一起来拆解这三个工具。信号量：控制并发数量，就像限流阀门。闩锁：一次性同步点，大家到齐一起走。屏障：可重用的多阶段同步工具，常用于分阶段算法。它们比传统的更直观，也更贴近实际并发场景。
2025-09-15 19:00:49
3047
原创 C++ 多线程实战 09｜线程池的基本原理与实现
本文介绍了线程池的核心思想与简化实现。线程池通过预先创建固定数量的线程来避免频繁创建销毁线程的开销，使用任务队列实现任务与线程的解耦。文章给出了一个基础线程池的C++实现代码，包含任务提交、线程管理和安全关闭功能，并演示了使用示例。线程池适用于网络服务、批量计算等需要高并发的场景，能有效提高性能和资源利用率。文章最后提出了关于异常处理、动态扩容和任务队列管理的思考题，为深入优化线程池提供了方向。
2025-09-12 08:15:00
2820
原创 C++ 多线程实战 08｜多线程中的异常传播：future 中的异常处理
C++11多线程异常处理机制摘要：C++11通过future/promise机制实现了多线程间的异常传递，解决了子线程异常无法捕获的问题。当子线程抛出异常时，异常会被保存到对应的future对象中；主线程调用get()时，异常会被重新抛出。三种方式实现异常传播：1) async自动包装异常；2) 通过promise.set_exception()手动传递异常；3) packaged_task自动捕获任务异常。该机制避免了子线程"默默崩溃"的问题，使多线程程序的异常处理更加可靠。典型应用场
2025-09-11 08:30:00
3679
原创 C++ 多线程实战 07｜任务与结果：future/promise/packaged_task 与 std::async
摘要：C++11提供了一套优雅的异步任务处理工具，包括std::future（结果容器）、std::promise（结果设置器）、std::packaged_task（函数包装器）和std::async（自动化服务）。这些工具解决了传统多线程编程中共享变量和锁带来的复杂性，实现了任务与结果的分离传递。其中future用于获取结果，promise用于设置结果，packaged_task将函数与future绑定，async则提供一站式异步执行服务。这些工具使多线程编程更安全、简洁，适用于不同场景的异步需求。
2025-09-10 08:15:00
3158
原创 C++ 多线程实战 06｜原子操作：轻量级的线程同步
本文介绍了C++中的原子操作及其应用场景。原子操作通过<atomic>头文件提供，能够保证变量操作的不可分割性，避免多线程竞争。相比互斥锁，原子操作开销更小且无死锁风险，适合计数器、标志位等简单场景。文章通过原子计数器和自旋锁示例展示了实际应用，并解释了不同内存序的适用情况。最后指出原子操作适用于简单同步，复杂场景仍需使用互斥锁。
2025-09-09 09:33:00
2912
原创 C++ 多线程实战 05｜条件变量：线程间的“信使”
本文介绍了C++中的条件变量（std::condition_variable）在多线程编程中的应用。条件变量作为线程间的"信使"，可以实现线程间的通信和同步。文章通过生产者-消费者模型（厨师-服务员）示例，展示了条件变量的核心用法：wait()等待条件满足，notify_one()/notify_all()通知等待线程。重点讲解了使用unique_lock的必要性、条件表达式的重要性以及虚假唤醒问题。还提供了多个消费者、特定条件等待等扩展示例，并给出练习题实践。最后预告了下一篇将介绍原子
2025-09-06 09:00:00
3205
原创 C++ 多线程实战 04｜互斥锁、死锁与避免死锁的几种姿势
本文介绍了C++多线程编程中的互斥锁（mutex）和死锁问题。互斥锁用于保护共享资源，确保线程安全访问，但不当使用会导致死锁——两个线程互相等待对方释放锁资源。文章通过代码示例展示了死锁的产生过程，并提供了四种避免死锁的方法：固定加锁顺序、使用C++17的scoped_lock、缩短持锁时间以及使用高层并发工具。文章以生活场景类比技术概念，通俗易懂，最后还提供了练习题和总结，为学习多线程编程提供了实用指导。
2025-09-05 08:30:00
3354
原创 C++ 多线程实战 03｜数据竞争与内存模型：happens-before 到底是什么意思
两个或多个线程同时读写同一个共享变量，且至少有一个是写操作，且没有任何同步手段。// 共享变量i++) {counter++;t1.join();t2.join();理论上，counter应该等于2000000👉 每次结果都不一样，这就是典型的数据竞争。数据竞争 = 多线程同时访问共享数据且至少一个是写，没有同步。保证操作顺序和可见性。mutex或atomic。千万别迷信volatile，那不是多线程的灵丹妙药。
2025-09-04 08:30:00
3744
原创 C++ 多线程实战 02｜线程生命周期全景：创建、运行、终止、回收
本文介绍了C++线程的生命周期管理，将线程比作"打工人"形象地描述了创建、运行、终止和回收四个阶段。重点讲解了std::thread的基本用法以及join/detach的重要性，并介绍了C++20新增的std::jthread自动管理线程生命周期的特性。文章还总结了常见陷阱（如忘记join、detach后访问局部变量等），并提供了练习题帮助理解。最后强调线程必须妥善管理生命周期，否则会导致程序崩溃，为后续讲解数据竞争和内存模型的内容做铺垫。
2025-09-02 08:45:00
3452
原创 C++ 多线程实战 01｜为什么需要线程：并发 vs 并行，进程 vs 线程
这篇文章介绍了多线程编程的基础概念。主要内容包括：进程与线程的区别（进程是独立资源空间，线程是执行单元）；并发与并行的概念对比（并发是时间交错，并行是物理同时）；线程的工作方式和代码示例（展示线程创建和执行）；常见误区（如线程不一定提高速度）和练习题。文章强调多线程能提升程序响应性和吞吐量，但也带来同步、数据竞争等新问题。适合作为多线程编程的入门指南，后续将深入讨论线程生命周期等进阶内容。
2025-09-01 20:29:41
3151
原创 Synopsys 逻辑综合之 ICG
文章摘要： ICG（集成时钟门控单元）是一种用于降低时钟功耗的专用逻辑单元，通过控制时钟信号的传播实现节能。其核心原理是在寄存器前插入门控逻辑（如gclk=clk&en），但需避免直接使用AND门以防止毛刺，转而采用带锁存器的专用ICG单元。在RTL设计中，符合条件（如稳定使能信号）的if(en)结构可被综合工具（如DesignCompiler）自动识别并替换为ICG。使用时需配置时序检查（如PrimeTime分析使能路径、门控时钟延迟），并注意避免组合逻辑使能、多级门控等误区。ICG是芯片低功耗设
2025-07-11 08:45:00
3855
原创 Synopsys 逻辑综合之 MultiBit Flip-Flop 与 ICG
本文介绍了Multi-Bit Flip-Flop（多比特寄存器）的概念及其在芯片设计中的优势。与传统1-bit寄存器相比，Multi-Bit FF通过合并多个相同控制信号的寄存器，实现共享时钟引脚、降低功耗（减少20%-40%时钟功耗）、节省芯片面积（约15%-30%）和优化布局。文章详细说明了在Synopsys Design Compiler中如何启用Multi-Bit FF功能，并强调其与时钟门控(ICG)技术的协同优化效果。通过实际案例展示了16位寄存器合并为1个Multi-Bit FF的过程，证明该
2025-07-10 09:50:57
3848
原创 行波进位加法器 (Carry-Propagate Adder)
文章摘要： 行波进位加法器（RCA）是最基本的加法器结构，通过串联全加器实现逐位进位传播。其结构简单、功耗低，但延迟随位数线性增长（O(n)）。适用于低位数加法（≤8位）和非关键路径电路。文章详细介绍了RCA的原理、结构、公式、应用场景，并提供了Verilog RTL代码和C++模拟实现。虽然在高位加法中效率较低，但RCA作为数字电路基础组件，在特定场景仍具有重要应用价值。更高效的超前进位加法器（CLA）常用于高位加法实现。
2025-07-03 19:30:00
4056
2
原创 半加器和全加器
摘要：本文介绍了加法器的两种基础单元——半加器和全加器。半加器用于两个二进制位的相加，通过异或门计算和位，与门计算进位位。全加器则能处理三个输入位（包括低位进位），采用两个半加器加或门实现，或直接用异或门与与门组合构建。半加器适用于最低有效位运算，全加器用于构建多位加法器，是计算机算术运算的基础模块。两者的核心区别在于全加器能处理进位链，从而支持多位数相加。
2025-07-01 12:46:59
5549
原创 全面深入理解加法器架构：从全加器到并行前缀优化
本文系统介绍了数字电路中的各类加法器设计与性能对比。从基础的全加器、半加器开始，逐步分析Ripple-Carry、Carry-Skip、Carry-Lookahead等经典加法器结构，重点探讨了Parallel-Prefix加法器的实现方法及各类前缀结构特性。针对多操作数场景详细讲解了Carry-Save加法器及其在Wallace Tree中的应用，并对比了各类加法器的延迟、面积等关键指标。最后给出设计建议：初学者从RCA/CSKA入手，高性能场景推荐PPA+CSA组合，为不同应用需求提供了明确的选型指导。
2025-06-21 17:44:45
3977
原创 数字系统的灵魂：深入剖析各类数值编码方式
本文系统介绍了多种数字表示系统及其应用。二进制系统包含无符号、补码、符号-幅值等编码方式；格雷码用于低功耗计数；冗余数系统实现无进位加法；余数系统（RNS）基于模运算实现并行计算；浮点数遵循IEEE 754标准；对数数制（LNS）加速乘除运算；反四重数制表示超大数值。每种系统各有优劣：补码通用但非对称，格雷码低功耗但难运算，冗余数无进位但复杂，RNS并行强但难比较，浮点范围广但精度不均，LNS乘除快但加减慢。这些系统在计算机体系结构、DSP、滤波器等场景有重要应用。
2025-06-20 17:08:45
3661
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人