高速电路设计简论

高速电路设计的情况

• 高速的时钟频率
• 快速的上升沿和下降沿的切换时间将导致信号的反射和串扰问题

传输线模型

O-R-L-R-L-R-L-R-L-O
| | | |
C C C C
| | | |
P P P P
O=传输线终端
R=单位长度阻抗
P=平板
L=单位长度电感

L与结构无关，大约为每英寸3.5nH

$$X_C=\frac{1}{2\pi fC}$$