weixin_43354598的博客

原创 CST高频仿真的网格技术

在CST高频仿真中，不同的网格技术适用于不同的求解器和应用场景。

原创 CST Studio Suite的高频仿真不同求解器的总结

适用范围：宽带S参数计算、瞬态响应分析、EMI/EMC仿真、天线设计、散射问题、PCB和封装仿真特点基于FDTD（时域有限差分法）支持宽带S参数的单次计算适用于大规模结构和复杂几何体支持GPU加速和MPI并行计算可以进行瞬态与电路联合仿真。

原创 高速PCB设计Tips

在电路原理图中，工程师应指定控制阻抗信号，并应将网络分类为差分对（100Ω、90Ω或85Ω）或单端网络（40Ω、50Ω、55Ω、60Ω或75Ω）。它们有效地桥接了地平面之间的间隙，以维持差分信号的连续和稳定的地参考。除了高速设计的考虑之外，我们还需要评估设计的复杂性，因为它也需要特殊的设计考虑。组件或过孔不应放置在差分对之间，差分对信号之间的组件和过孔会造成阻抗的不连续性，可能导致信号完整性问题。蛇形走位时，两线的最大距离小于2倍的两线的正常距离，单次蛇形走位的长度小于3倍的线宽。

翻译 高速PCB layout指南

为了有效使用本文档中给出的PCB设计规则，需要一些基本的理解。这使得识别不良效果及如何避免变得容易。PCB布局变得越来越重要的原因是电子电路趋向于更快、更高集成、更小的形态和更低的功耗。开关频率越高，PCB上的辐射就越多。通过良好的布局，可以将许多EMI问题降至符合规定的要求。这份文档介绍了PCB设计的基础知识，这是一个复杂的主题。然而，本文介绍的规则可以帮助设计者创建合适的PCB设计。设计者必须处理的信号频率越高，PCB设计就会变得越复杂。复杂的PCB设计需要深厚的知识、经验和仿真工具。

翻译 带监测1.5A单电阻耐用线性稳压器LT3081

LT3081是一款设计用于耐用工业应用的1.5A低压差线性稳压器。该IC的主要特点包括扩展的安全工作区域（SOA）、输出电流监测、温度监测和可编程电流限制。LT3081可以并联使用，以实现更高的输出电流或散热扩展。该器件能够承受反向输入和输出到输入的电压，且不会产生反向电流流动。LT3081的精确度为50µA的参考电流源允许使用单个电阻将输出电压编程至0V到34.5V之间的任意水平。当前参考结构使得负载调节与输出电压无关。LT3081在有或无输入输出电容的情况下均能保持稳定。

翻译 LT5521有源混频器数据手册解读

LT5521是一个专为低失真和低本振泄漏应用而优化的高线性混频器。该芯片包括一个高速本振缓冲器，具有单端输入，以及一个双平衡有源混频器。LT5521只需-5dBm的本振输入功率即可实现出色的失真和噪声性能，同时减少了对外部驱动电路的要求。本振缓冲器内部匹配了50欧姆，适用于宽带操作。对于250MHz的输入、1.7GHz的本振和1.95GHz的输出频率，混频器的典型输入三阶截点（IIP3）为+24.2dBm，转换增益为-0.5dB，噪声系数为12.5dB。

原创 高速电路设计简论

树脂的介电常数大约为3，玻璃纤维的介电常数大约为6，较高的介电常数意味着低的电阻，较低的介电常数意味着高的电阻。信号首先会对寄生电容进行充电，并且只达到一半的电压，到达另一端的开路后会产生反射，继续充电得到稳定的电压值，此时电路降为0。在高速电路中，0.1uF，0.01uF的经验的旁路电容，往往并不能起到什么作用，反而是造成EMI的来源。一个有效的布线的经验是5mil宽的布线，间隔5mil宽，5mil宽的布线，5mil高的plane层。通过插入保护线段来消除串扰是不正确的，这往往会带来更多的串扰的风险。

原创 altium designer系统常数设置

选择Hatched；选择Pour Over All Same Net Object。取消选择过孔/导线 = Move。设置自动保存时间“15min”选择过孔/导线 = Move。

原创 RF高频腔设计（7）

之前我们说过，由于束流负载或者其它的原因会在RF高频腔中激发出很多模式，这些模式可能会对束流的稳定性造成不利的影响，尤其是腔的RQ∗QL​很高时。为了解决这个问题，需要使用HOM阻尼器来抑制这些高阶模式。HOM阻尼器通常由天线（或耦合器）、外部阻尼电阻和滤波器组成。它的工作原理是将腔体开孔，将高阶模式引导至天线，通过外部阻尼电阻将其耗散成热能，从而减小其振幅。此外，滤波器可以用于防止对基频模式的非期望阻尼。HOM阻尼器的等效电路如下：电阻通过减少QL​来阻尼高次模。

原创 RF高频腔设计（6）

为了在最小功率损耗的情况下得到最大的加速电压，我们需要最大化分路阻抗（shunt impedance）。由公式RQR​Q可知道，如果增加分路阻抗的大小，可以通过提高Q，或者提高R/Q来实现。这里的Q指的是Q0​。通常在超导腔的优化中，希望最大化Q0​。这是因为由于超导腔材料的特性，在低温下的电阻通常非常小接近于0，超导腔能够在几乎不损耗能量的情况下实现很高品质的谐振。因此超导腔的阻抗并不是它的性能瓶颈，因此超导的优化目标通常是最大化Q0​。

原创 RF高频腔设计（5）

因此有空载品质因子的定义可知，几何因子与表面电阻无关，即与腔的损耗无关，并且与腔的尺寸和材料也没有关系。Rg为功率源的内阻，通常功率源的内阻与负载阻抗即R，需要相等，即工作在匹配状态，此时，耦合因子。其中包括由耦合器导致外部的损耗，介质损耗，磁性材料导致的损耗，辐射损耗，等。坡印廷矢量是一个复数矢量，它的实数部分代表着腔的损耗部分对应的能流密度。，这回导致一个切线方向的小的切线电压降，从而导致了电阻的欧姆损耗。大的Q意味着维持相同的储能需要的功率源的功率越小。

原创 RF高频腔设计（4）

可以这么理解，一个人在A列车上看另一个坐在光速的B列车上的另一个人的表演，表演的时长为加速场的波长，如果两列车都是光速，则他可以完整地看完表演，则粒子看到的波长为加速场本来的波长，如果A列车的速度小于光速，则他不能看完整个表演，也就是粒子看到的波长要比加速场原本的波长要短。上述的加速电压的公式考虑到了粒子的速度为有限速度，因此它在加速间隙中加速时，由于它的速度是有限的，而加速场也是随时间变化的，因此它在每个点看到加速电场是略有不同的，上面公式的指数项说明了这种变化。此时传播常数也同样会变成离散的。

原创 ubuntu16.04配置rsh

Ubuntu16.04 配置rsh服务：1：先安装以下软件：2：在/etc/hosts 中添加访问的主机ip和主机名3：在/etc/hosts.equiv中添加访问的主机ip4：【/etc/securetty中添加rsh rlogin rexec】可选5：ubuntu下原来没有一下这些文件，新建。

原创 常用的vxworks调试函数

int indexint bus_No。

原创 射频连接器小知识

不同类型的连接器有不同的频率使用范围，超过了这个频率，其特性阻抗不再保持稳定，可能出现反射，异常衰减，陷波频率响应等奇怪的频率响应。产品级的公差相对较大，用一段时间后变得更差，需要更换。不同级别的连接器不可混用，否则会造成连接器的损坏。仪器级会随着时间变得不那么精确，公差变大。连接器分为计量级，仪器级和产品级。计量级的级别最高，一般用于校准。N型头 ＜18GHz。

原创 VxWorks配置双网卡

其中有个UP表示网口启用，如果没有运行->ifconfig "motetsec1 up"是没有UP的，会ping不通。接好网线的另一端，运行->ifconfig "-a"会多出一个RUNNING，表示网口运行状态。需要添加必要的头文件，也可添加对应的内核功能模块，请参考vxWorks help。2.动态配置，通过命令行调用函数，也可在usrAppInit.c文件中调用函数。之后我在命令行运行->ifconfig “motetsec1 up”1.静态配置，在生成内核时，配置内核。

原创 RF高频腔设计（3）

我们从能量守恒的角度来通俗地理解波导。波从波源A点产生，如果是在自由空间传输，则波是以球面的形式扩散，要传输到1000米后的B点，则球面积变为了4∗π∗r2，假设接收能量的入口面积为100平方厘米，则接收到的能量只有10−81​。而换一种方式，我们通过一根管道来传输，如果不考虑介质的损耗，则有可能实现接近100%的能量传输。但是波在管道传输是来回反射传播的，不同的波束之间有相互的干扰，如果波峰恰好遇到波峰，则波会增强，如果每次都如此，则波会一直传播下去。

原创 RF高频腔设计（2）

在经典电动力学中，电磁场与运动带电粒子之间的相互作用由两组方程描述：描述场的麦克斯韦方程和描述粒子动态的运动方程。运动带电粒子将出现为麦克斯韦方程中的源项𝐽⃗ 和 𝜌，而场将出现为运动方程中的洛伦兹力。

原创 RF高频腔设计(1)

鉴于放大器链的最大可用功率，带宽受限于将电磁能量存储在腔体中所需的时间—例如，如果在标称电压下在腔体中存储了100焦耳的能量，则需要以100千瓦的功率在1毫秒内将腔体打开。与此同时，束流电流还激发了腔体中的高阶模式（HOMs），包括纵向和偏转模式，这些模式反过来对束流施加了反作用力，这可能导致束流不稳定，并最终导致束流损失。在高频率范围的高端，即毫米波范围，所要求的公差可能在微米甚至更低的范围内，技术可能成为限制因素。这可能被认为是腔体的不良副作用，但实际上它经常是限制性的，因此甚至可能成为主要设计准则。

翻译 XDMA-DMA/Bridge Subsystem for PCI Express v4.1 中文研读笔记

DMA/Bridge Subsystem for PCI Express v4.1一、XDMA概述XDMA构成描述符直接访问用户逻辑（非DMA）使用注意事项MSI-X模式用户中断二、XDMA subsystem 可配置功能BARs配置AXI4-Lite MasterAXI4-Lite Slave接口三、中断概述Legacy InterruptsMSI和MSI-X中断四、DMA操作AXI MM接口的初始化setup流程：AXI-MM接口的H2C传输流程AXI-MM接口的C2

原创 基于FPGA的HDMI开发

基于FPGA的HDMI开发，简要的说明了HDMI的原理，并给出了基于verilog语言的HDMI开发示例代码，并对代码进行了解析说明

原创 Xilinx Aurora 8B/10B IP核详解和仿真

Xilinx Aurora 8b/10b IP核的详解，以及使用与仿真示例，对IP核的配置和如何仿真有非常详细的说明，除了对IP核官方文档的内容进行了解析以外，还对GTX引脚的选择等比较容易混淆和不好理解的地方进行了说明。最后对IP核的仿真运行进行了STEP BY STEP 的说明，对仿真的结果也进行了简要的说明。该文档对Xilinx FPGA和ZYNQ SOC下 AURORA 8B/10B IP核的使用提供了一个快速上手的指导。

翻译 Linux DMA Engine架构与API

Linux DMA Engine架构与APILinux提供了一个架构一种通用的方式支持大多数的DMA硬件，这个架构称为DMAEngine，它提供了一套基础的机制，可以让不同的DMA驱动插入，其它的客户端驱动可以通过一套标准的API从内核空间访问它。这个框架设计为兼容不同形式的DMA，包括内存到内存的DMA（如AXICDMA）和内存到设备/设备到内存的DMA（如AXIDMA）。该框架同样支持分散集中的模式（scatter gather）。DMAEngine development document

翻译 petaLinux-Build-Device-Tree-Blob笔记

设备树是什么？设备树简称DT，是用来描述硬件的数据结构。它可以由操作系统（如，Linux）读取，这样可以将操作系统与机器硬件分离，而不必对机器硬件的细节进行硬编码。Linux上使用DT的基本功能包括：平台识别、运行时配置（如bootargs）和设备节点填充。设备树的基础知识设备树中的每个驱动程序或模块都由节点定义，其所有属性都在该节点下定义。基于驱动程序，它可以有子节点或父节点。例如，由...

原创 Xilinx_ZYNQ7020_自定义IP开发文档

系统设计本文档中的示例实验的系统设计框图如下图所示。[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-2FaM6NWy-1582858270651)(media/aab71e0ee5f6d827823f26628900ce6d.png)]ZYNQ芯片的PL部分也就是FPGA部分，定义了一个用户逻辑的IP，实现将两个输入的32bit的数据相加。自定义的用户逻辑IP中...

翻译 YOCTO PROJECT OVERVIEW AND CONCEPTS MANUAL学习笔记

目录第1章 Yocto项目概述和概念手册 3第2章 Yocto项目简介 32.1 什么是Yocto项目 32.2 Yocto项目层模型 42.3 组件和工具 52.3.1 开发工具 52.3.2 产品工具 52.3.3 OE构建系统组件 62.3.4 参考发行版（Poky） 72.3.5为完成最终目标提供的包 72.3.6归档组件 72.4 开发方法 82.5 参考嵌入式...

翻译 Yocto Project Quick Build

根据知识共享协议2.0 UK: England & Wales发布的“Creative Commons Attribution-share Alike 2.0 UK: England & Wales”条款，授权复制、分发和修改本文档。前言这个简短的文档指导您使用Yocto项目完成一个典型的映像构建过程。该文档还介绍了如何为特定的硬件配置构建。您将使用Yocto项目来构建一个名...

翻译 YOCTO项目概述

GETTING STARTED THE YOCTO PROJECT OVERVIEWYOCTO项目概述目录2 YOCTO项目概述 13 Layer模型-定制的关键 24 YOCTO项目维护的组件和工具 25 一般的工作流程 46 开发环境的搭建 57 参考的嵌入式发行版（POKY） 51 YOCTO项目概述Yocto项目是一个开源协作项目，它帮助开发人员为嵌入式产品创建基于li...

原创 buildroot官方教材7（笔记）

buildroot官方教材buildroot官方的教程training下载Buildroot的底层源码或者二进制文件Buildroot是如何从第三方的项目中获取源码或者二进制文件的呢？每一个Buildroot的包都由一个.mk文件来指定下载链接。可以下载压缩包，补丁、二进制文件等。下载一个文件时，Buildroot将会以下面的顺序查找文件：本地的$(DL_DIR)文件夹（用来保存下...

原创 buildroot官方教材6（笔记）

buildroot官方教材buildroot官方的教程training初始化机制：Buildroot支持多种的初始化的方式，包括如下几种：默认的初始化的方式为Busybox init，这也是最简单的一种方式；sysvinit，这是一种旧的风格的初始化的方式；systemd，这是一种新的风格的初始化的方式。初始化方式的选择:通过System configuration菜...

翻译 buildroot官方教材5

buildroot官方教材buildroot官方的教程training内核头文件版本

翻译 buildroot官方教材4

buildroot官方教材buildroot官方的教程trainingbuildroot源码和组织树：Makefile <顶层Makefile文件>config.in <顶层的Config.in，包含了许多其它的Config.in文件>arch/Config.in.* <定义了架构变量，如处理器类型，ABI，浮点，等>Config.in，Con...

翻译 buildroot官方教材3

buildroot官方教材buildroot官方的教程training简单的练习实验，用来熟悉基本的Buildroot的使用。步骤如下：1. 获取Buildroot。2. 为BeagleBone Black配置最小的minimal系统。3. 开始构建。4. 准备相应的BeagleBone Black硬件环境。5. 烧写Flash，测试生成的系统。默认的构建的目录组织：所有的生成...

翻译 buildroot官方教材2

buildroot官方教材buildroot官方的教程training一个简单的Linux系统架构如下：----------------------------| 应用 | | 应用 || 库 | | C库 |--------------------------------------------------------| 任务/内存管理 || 网络 || 文件系统 |-...

翻译 buildroot官方教材1

buildroot官方教材buildroot官方的教程training教程配套的硬件CircnitCo公司的BeagleBone Black:处理器，Texas AM335x C ARM lorte-A 8CPU)3D加速SoC,' PRUs512MB RAM4GB的片上eMMc存储以太网接口.USBmicro SDMicro HDMI2 x46 pins...

原创 同轴谐振腔 第二篇

原创 同轴谐振腔理论 第一篇

原创 磁刚度的定义

洛伦兹力:F=q(E+v*B)向心力:Fc=mv2/ρ这里的v为与磁场正交方向的分量，是一个标量。qvB=mv2/ρ这里的B和v都是标量。Bρ=mv/qBρ=p/q定义Bρ为磁刚度，表示磁刚度越大越不易弯曲。...

原创 7系列PCIe IP核用户手册（中文）

7系列PCIe IP核用户手册（中文）前言前言文档的目录如下下载链接参考文献前言你好！ 这是本人阅读和使用Xilinx PCIe IP核时，参照英文版的用户手册所做的笔记，内容很全，并加入了自己的理解。前言你好！ 这是本人阅读和使用Xilinx PCIe IP核时，参照英文版的用户手册所做的笔记，内容很全，并加入了自己的理解。文档的目录如下2 概述 53 系统接口信号 64 PCI...