- 博客(6)
- 收藏
- 关注
RSS订阅原创 AXI Timer IP核使用说明
AXI Timer是提供定时技术功能的集成IP核，具有时间生成、事件捕获、产生PWM波以及产生中断的功能，下面具体讲述Timer IP核的使用说明。
2023-03-26 15:55:37
1558
1
原创 IBERT IP核使用说明
IBERT核对任一GTX收发器都设计有模式发生器核模式检查器。模式发生器发送数据，模式及检查器接收数据，根据内部生成的模式对接收数据检查，从而判断GTX的建链情况。IBERT使用伪随机二进制序列（Pseudo-random Binary Sequence, PRBS）生成数据，PRBS的模式有PRBS 7位、PRBS 15位、PRBS 23位、PRBS 31位、Clk 2x (101010…)，以及Clk 10x(111111111000000000…)模式。
2023-02-23 22:55:09
4498
原创 AXI DMA IP核使用说明
AXI DMA提供内存和AXI4-Stream 目标外设之间的高带宽直接内存访问。DMA除了配置为直接DMA模式外，还可以配置为scatter/gather（S/G）模式，S/G模式减轻CPU负担。为了掌握对DMA的使用方法，需要对DMA IP核有足够的了解。
2023-02-19 22:19:25
5652
1
原创 AXI Chip2chip Bridge IP核使用说明
AXI Chip2chip Bridge IP核实现芯片与芯片之间的互联，使用的物理接口有SelectIO和Aurora高速口。
2023-02-15 18:44:26
2244
原创 Questasim仿真工具do文件编写说明
Questasim作为一个第三方的仿真工具，如果需要仿真Vivado中的工程，则需要将Vivado中的仿真库编译一下，为能够在Questasim工具中使用。vlog为Verilog工程的仿真文件添加语句，vcom为VHDL工程的仿真文件添加语句。设置相对路径的作用是简化do文件中重复添加的工程路径，以及对所需文件起到一个概略分类的作用。其中.v文件为仿真工程中所需的所有源文件，需要依次添加，tb文件即为仿真文件，按照说明添加即可。前4行为固定写法，-lib选项中的tb文件，即为仿真工程的tb文件。
2023-02-12 18:18:08
1548
1
原创 闵科夫斯基(minkovski)距离
闵科夫斯基(minkovski)距离闵科夫斯基距离不是一种距离，是一类距离。若点aaa表示为(x11,x12,x13……x1n)\left (x _{11}, x _{12},x _{13}……x _{1n}\right )(x11,x12,x13……x1n)，点bbb表示为(x21,x22,x23……x2n)\left (x _{21}, x _{22},x _{23}……x _{2...
2019-03-03 14:51:41
4375
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人