AXI Chip2chip Bridge IP核使用说明

AXI Chip2chip Bridge IP核实现芯片与芯片之间的互联，使用的物理接口有SelectIO和Aurora高速口。

1 Chip2chip 核的组成部分

AXI-Chip2chip IP核主要有五部分组成，分别是AXI4接口、可选的AXI4-Lite接口、通道多路复用器、SelectIO 的deskew（斜率校正）链路检测和物理层接口，如下图所示：

了解IP核的结构组成，也就了解IP核配置的含义。

AXI4接口：存储器映射接口，连接设备；
AXI4-Lite接口：主要实现控制以及状态配置功能；
通道多路复用器：主要有2个功能，
1 是地址和数据的复用，另外可以根据IP核的物理层宽度类型选择2:1或4:1的压缩的复用，如下图所示：

2 是AXI4接口、AXI4-Lite接口和中断的多路复用，冲突时，按照优先级循环，中断信号是最高优先级，AXI4-Lite接口次之，最后是是AXI4接口；
SelectIO 的deskew（斜率校正）链路检测：功能是对其时钟和数据；
物理层接口：主要有SelectIO和Aurora高速口。

2 Chip2chip 核信号说明

（1）全局信号

axi_c2c_phy_clk： 物理接口时钟。IP核选择独立时钟模式时使用：
idelay_ref_clk： SelectIO接口I