- 博客(4)
- 收藏
- 关注
RSS订阅原创 verilog中的32位下降沿检测
verilog中的32位下降沿检测今天在刷HDL bits的时候刷到一道题，记录一下学习过程。题目：对于32位向量中的每一位，当输入信号从一个时钟周期的1变为下一个时钟周期的0时进行捕获。“捕获”意味着输出将保持1，直到寄存器被重置（同步置位）。每个输出位的行为类似于SR触发器：在发生1到0的转换之后，应该将输出位设置为1。当复位reset高的时候，输出位应该在时钟上升沿复位(到0)。如果上述两个事件同时发生，则置位reset具有优先级。在下面的示例波形的最后4个周期中，“reset”事件比“set
2020-06-05 17:42:09
541
转载 Django前后端交互
Django前后端交互版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。原文链接.
2020-01-12 22:24:54
122
转载 基于 Vivado 调用 ROM IP core设计DDS
基于 Vivado 调用 ROM IP core设计DDS原作者：NingHeChuan（宁河川）
2019-12-11 21:56:12
398
转载 Elasticsearch
Elasticsearch简单的搜索与聚合一、 搜索1.DSL搜索2、query filter3、full-text search（全文检索）4、phrase search（短语搜索）5、highlight search（高亮搜索结果）二、 聚合、分析1、计算每个tag下的商品数量2、对名称中包含xxx的商品，计算每个tag下的商品数量3、先分组，再算每组的平均值，计算每个tag下的商品的平均价格...
2019-12-08 20:54:15
271
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人