时序图分析

各种信号是如何协调工作的，可以看时序图

Read 时序

可编程的访问周期
下面的Txxx时间时根据外接的芯片的特性来设置，因为2440能接不同内存类芯片，内存类的芯片的性能不能一样，设置成不同的值

Tacs：Address set-up time before nGCSn(片选信号发出之前时间） 默认：
Tcos：Chip selection set-up time before nOE（在发出都信号之前，片选，选择模块的时间）
Tacc：Access cycle（存取周期）14 clock
Tcoh：Chip selection hold time after nOE（读取数据之后，片选选择保存的时间）
Tcah：Address hold time after nGCSn（片选信号之后地址保持的时间）
Tacp：Page mode access cycle @ Page mode（页面模式存取周期）

根据上面默认值可以看出：
JZ2440读取得时序图
上电HCLK:12MHZ
Tacc = 14 clock
1 clock需要时间:1000/12 = 83ns

2 MX29LV160DBTI-70G(NOR FLASH)

Nor 读数据时序图

CE 片选信号
WE写信号
OE读信号

Taa最大70ns(接收到地址信号有效数据发出)
Tce(当发出片选信号之后70ns之后数据稳定）
Toe(发出读信号之后30ns之后数据稳定）
Toh(数据保留时间)0
Tdf 30ns(当片选信号和读信号释放之后，数据的浮动时间）在这段时间内不能去访问别的芯片（因为数据还没有稳定)
Trc(读周期时间）最小70ns

3、如何设置2440

根据上面默认值可以看出：
JZ2440读取得时序图
上电HCLK:12MHZ
Tacc = 14 clock
1 clock需要时间:1000/12 = 83ns
根据上面可得Tacc>=70ns

秩序Tacc >=70ns 即可