- 博客(4)
- 收藏
- 关注
RSS订阅原创 GD32F4xx实现非正交脉冲信号的方向计数
GD32F405\GD32F407\GD32F450\ GD32F425\GD32F427\GD32F470，定时器，非正交计数，方向计数
2023-08-29 14:49:45
359
原创 GD32W515系列PLLDIG做系统时钟的配置
修改方法多样，可以增加一个case，将PLLDIG加入，或者也可以直接根据计算把APB2总线频率固定（如图3）。如图1所示，系统复位后， IRC16M时钟默认做为CK_SYS的时钟源，改变配置寄存器0， RCU_CFG0中的系统时钟变换位SCS可以切换系统时钟源为HXTAL或CK_PLLP或CK_PLLDIG。2.1 在不用WIFI的情况下，硬件上W515的AVDD33_CLK为RF和外部晶体HSE供电，因此在不用RF功能时其它几个电源脚可不接，这个AVDD33_CLK要接到电源，不然外部晶体没法起振。
2023-04-03 10:56:37
558
原创 GD32A503系列 定时器中止输入功能应用
GD32A503系列有4个独立的中止输入引脚，可以单独配置，配置原则见表1，同时GD32A503系列还可以实现timer0 的4个互补通道独立工作，实现一个 BRKIN 使能关闭对应的1组互补通道，不会造成另外三组互补通道PWM停止输出。表示输入信号反向，设置有效电平为高电平，因此当输入引脚为低电平时，触发中止功能，）是八通道定时器，支持输入捕获和输出比较。表示有效电平极性为低电平。表示中止输入引脚有效电平极性，表示有效电平极性为高电平，）表示输入信号是否反向，中止输入引脚有效电平。图1 中止引脚原理图。
2023-04-02 15:52:25
830
原创 GD32 CAN滤波器设置
在32位列表模式下，扩展帧的过滤功能原理如下（基于GD标准固件库）：按图7原理要求，预设标识符1（list_high和list_low:0x0CF0 0400）右移13位后取高16位，左移3位后取低16位，填写进FxDATA0寄存器中，预设标识符2（Msak_high和Mask_low: 0x18FE E900）被填入FxDATA1中，通过过滤器0后绑定到FIFO0。图5 滤波器0的寄存器值。因此对于CAN接收的标准帧ID的第11位，第10位，第9位满足101即可通过该滤波器被CAN FIFO1接收.
2023-04-02 15:43:01
4709
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人