Verilog
DrCatcher
这个作者很懒,什么都没留下…
展开
-
FPGA按键消抖电路
FPGA按键消抖电路用计数器的方式实现按键消抖的功能,模块简洁,移植性好。计数器按键消抖电路用Verilog实现按键抖动消除电路,假设频率1khz,抖动时间为5面试,所以抖动的时钟周期是50个,所以计数器阈值是50.代码和仿真Design sourcemodule glitch2(input clk,input rst,input key_in,output reg key_out );parameter freq=10;//单位khzparameter jitter=原创 2020-07-12 14:53:55 · 868 阅读 · 0 评论 -
异步FIFO的硬件实现
异步FIFO的硬件实现FIFO原理FIFO(First Input First Out)顾名思义,先入先出,在新型大规模集成电路中,为了增加数据传输率,处理大量数据流,解决异步时钟域数据传输的问题,FIFO被广泛应用.FIFO是一个双口缓冲器,即第一个计入的数据第一个被移出;是一种传统的顺序执行方法.FIFO简介FIFO存储器和普通存储器的的区别是,他没有外部读写地址线,使用起来更简单,但是只能顺序写入数据,顺序读出,器数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或原创 2020-08-06 03:01:57 · 1502 阅读 · 0 评论