FPGA按键消抖电路

FPGA按键消抖电路

用计数器的方式实现按键消抖的功能,模块简洁，移植性好。

计数器按键消抖电路

用Verilog实现按键抖动消除电路，假设频率1khz，抖动时间为5面试，所以抖动的时钟周期是50个，所以计数器阈值是50.

代码和仿真

• Design source

module glitch2(
input clk,
input rst,
input key_in,
output reg key_out
    );

parameter freq=10;//单位khz
parameter jitter=5;//单位ms
parameter cnt_th=freq*jitter;//计数器阈值

reg [19: