- 博客(28)
- 收藏
- 关注
原创 FPGA的 基本结构(Xilinx 公司Virtex-II 系列FPGA )
以Xilinx 公司Virtex-II 系列FPGA 为例,介绍其基本结构。
2025-01-09 16:14:44
1408
1
原创 宇航用VIRTEX5系列FPGA的动态刷新方法及实现
SRAM型FPGA在宇航领域有广泛的应用,为解决FPGA在空间环境中的单粒子翻转问题,增强设计的可靠性,本文给出了一种低成本的抗辐照解决方案。该方案从外置高可靠存储器中读取配置数据,通过定时刷新结合三模冗余的方式消除单粒子影响,提高系统的鲁棒性。
2025-01-09 15:54:17
1121
1
原创 ISE和Modelsim安装教程
ISE和Modelsim安装程序+安装教程+仿真设置,包括1.ISE和Modelsim安装教程,2.ISE 联合 Modelsim 仿真设置
2025-01-07 10:20:51
1210
原创 小白如何快速入门Verilog?
介绍Verilog的基本语法,写了十三篇文章,让小白“快速见识猪如何跑”,每一篇讲解一类语法,结合正确的示例代码和错误的示例代码,有的章节对个别语法进行了归纳总结,帮助初学者加深理解。小白们可以每天学习一章,结合下文提供的Verilog经典例程,争取两周内轻松搞定Verilog语法。
2025-01-01 11:00:00
1620
原创 Verilog语法之〇:Verilog HDL简介/Verilog语法介绍
我为初学者小白们将Verilog语法进行了总结,写了十三篇文章,手把手带领初学者入门
2025-01-01 10:00:00
649
原创 快速入门FPGA与Verilog HDL系列1
文章介绍新手小白如何在FPGA和Verilog领域入门,如何从入门到精通,再到专家。用实战项目带领新手踏入行业大门。
2024-12-30 14:53:01
981
原创 一种基于动态部分重构的FPGA自修复控制器
介绍一种基于FPGA动态部分重构技术的自修复控制器, 能够根据系统的故障自检测信号,自主完成FPGA故障区域中部分位流的调度和配置刷新,有效缓解单粒子应对FPGA器件造成的影响。
2024-12-29 18:15:34
1083
4
原创 FPGA三模冗余TMR工具(二)
本文介绍当前主流的基于寄存器传输级的三模冗余工具(Register-Transfer Level,RTL),基于重要软核资源的三模冗余工具,以及新兴的基于高层次综合的三模冗余工具(High Level Synthesis,HLS)。
2024-12-28 19:06:16
934
原创 FPGA三模冗余TMR工具(一)
介绍当前主流的基于寄存器传输级的三模冗余工具(Register-Transfer Level,RTL),基于重要软核资源的三模冗余工具,以及新兴的基于高层次综合的三模冗余工具(High Level Synthesis,HLS)
2024-12-27 10:43:14
1109
1
原创 FPGA三模冗余4项关键技术(二)
本文总结当前TMR工具中广泛使用、效果明显的优化技术,主要包括:细粒度TMR技术、系统分级技术、配置刷新技术、状态同步技术。
2024-12-26 15:45:44
1717
原创 FPGA中三模冗余的4项关键技术(一)
本文总结当前TMR工具中广泛使用、效果明显的优化技术,主要包括:细粒度TMR技术、系统分级技术、配置刷新技术、状态同步技术
2024-12-26 15:39:41
1571
原创 FPGA抗单粒子容错的方法
目前主流的FPGA抗单粒子容错设计方法主要包括冗余法和配置刷新法两类,其中冗余法又分为硬件冗余法、时间冗余法和信息余法3种;配置刷新法又包括外部刷新和内部刷新两种
2024-12-25 11:06:42
406
原创 一种基于XC7V690T的在轨抗单粒子翻转系统(二)
介绍一种基于XC7V690T的在轨抗单粒子翻转系统架构,可以提高XC7V690T在轨抗单粒子翻转的能力及配置文件注数修改的灵活性。
2024-12-24 14:43:29
737
1
原创 一种基于XC7V690T的在轨抗单粒子翻转系统(一)
介绍一种基于XC7V690T的在轨抗单粒子翻转系统架构,可以提高XC7V690T在轨抗单粒子翻转的能力及配置文件注数修改的灵活性。
2024-12-24 14:37:58
809
原创 一种宇航用VIRTEX5系列FPGA的动态刷新方法
介绍一种低成本的抗辐照解决方案。该方案从外置高可靠存储器中读取配置数据,通过定时刷新结合三模冗余的方式消除单粒子影响,提高系统的鲁棒性。
2024-12-23 16:11:19
689
6
原创 一种SRAM-FPGA在轨重构的工程设计
介绍一种基于静态随机存取存储器型现场可编程门阵列(SRAM-FPGA)在轨重构的方法,该重构设计可以完成目标FPGA的功能升级以及在轨实时刷新,工作稳定正常。
2024-12-23 13:58:20
1163
1
原创 基于FPGA架构的高可靠在轨可重构系统
主处理单元由FPGA、存储芯片等构成,是系统的接收模块,负责接收控制处理单元发送的配置数据和配置指令,对数据进行校验。重构控制FPGA接收到重构指令后,读取存储芯片中的配置数据,对SRAM型FPGA进行功能重构,配置完成后,检测配置结果,将配置状态返回给上级模块。在轨可重构系统不改变在轨设备的硬件架构,由地面站发送配置数据,航天器接收配置数据并回传配置状态信息,然后对配置数据进行存储,根据地面需求及配置指令加载配置程序,实现航天器的软件在轨重构功能。待重构FPGA采用SRAM型FPGA,是在轨重构的对象。
2024-12-20 15:52:16
569
原创 基于SEM的FPGA抗单粒子翻转技术
Xilinx公司旗下的SRAM型FPGA上应用了一种名为SEM软件错误修复的加固技术,这项技术提升了配置RAM的单粒子软错误检测和修复效率。但这种技术需要使用一定的逻辑资源和存储资源,可能会发生单粒子软错误。本文提出一套基于SEM的FPGA抗单粒子翻转解决方案,并给出在XC7K410T型FPGA上的试验验证结果。这套方案既能够利用SEM在加固效率和平均故障时间上的优势,又能避免SEM核发生单粒子软错误。
2024-12-19 14:16:03
662
1
宇航用VIRTEX5系列FPGA的动态刷新方法及实现
2025-01-09
Verilog HDL示例代码之13-进阶设计
2024-12-31
Verilog HDL示例代码之12-仿真语法举例
2024-12-31
Verilog HDL示例代码之11-编解码应用
2024-12-31
Verilog HDL示例代码之10-状态机设计
2024-12-31
Verilog HDL示例代码之09-串并转换
2024-12-31
Verilog HDL示例代码之08-语法语句
2024-12-31
Verilog HDL示例代码之07-分频
2024-12-31
Verilog HDL示例代码之05-乘法器
2024-12-31
Verilog HDL示例代码之04-各类加法器
2024-12-31
Verilog HDL示例代码之03-各种计数器
2024-12-31
Verilog HDL示例代码之02-逻辑门、三态门、mux等
2024-12-31
Verilog HDL示例代码之01-锁存器、触发器、寄存器、移位寄存器等
2024-12-31
基于SEM的FPGA抗单粒子翻转技术,提出一套基于SEM的FPGA抗单粒子翻转解决方案,并给出在XC7K410T型FPGA上的试验验证结果
2024-12-20
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人