- 博客(4)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 Keil中部分Error & Warning解决方法记录
本文主要记录在使用Keil软件的过程中所遇到Error & Waring的解决方法，文中记录的解决方法大部分来源于网络，并均验证其正确才记录的。1. Error解决方法1.1 *** ERROR L107: ADDRESS SPACE OVERFLOW1.1.1 案例描述中文翻译：***错误 L107: 地址控件溢出Error截图：场景描述：编译C51源程序时，出现该错误。产生原因：C51的内存模型采用了"Small: varialbles in DATA"，但此次工程定义了太多变量，
2021-10-30 23:28:37
4989
原创 I2C串行EEPROM芯片写周期问题记录
I2C串行EEPROM芯片写周期问题记录问题描述最近在做I2C串行EEPROM芯片的读写测试时，我突发奇想做了如图1所示的策略，希望能验证所操作寄存器的好坏。我是用状态机实现该策略，但在进行板级调试时，我发现程序一直卡在“读出word_addr的数据”这一步，没有继续向下执行。问题定位通过用Signaltap抓取波形，我发现我的程序在写周期期间，有收到应答信号（ACK）；但是在读周期的开始，即写入器件的地址及控制命令后，没有收到ACK应答信号。初步猜测，是我对EEPROM器件操作太快，EEPROM
2021-04-04 20:52:09
1337
原创 Intel的FPGA FIFO IP学习（一）
Intel的FPGA FIFO IP学习笔记（一）FIFO简介Intel的FIFO IP简介FIFO IP信号列表单时钟FIFO信号列表双时钟FIFO信号列表单时钟FIFO读写时序FIFO的Normal模式和Show-Ahead模式的区别本文是我学习Intel的FIFO IP而做的一个笔记，文中大部分内容摘抄于我所看的一些关于FIFO的资料。FIFO简介在系统设计中，以增加数据传输率，处理大量数据流、匹配具有不同传输率的系统为目的而广泛使用FIFO存储器，从而提高了系统性能。FIFO存储器是一个先入先
2020-12-13 21:31:56
1273
1
原创 VHDL的TestBench仿真
本人是刚接触FPGA的小白，这也是我第一次写文章。如果文中有错误和不恰当的地方，还望大家提出建议和指导。以下就是我对testbench的理解和总结。对于testbench文件，我是这样理解的：testbench文件实际上也是一个vhdl文件(后缀为.vhd)。我们将设计好的电路模块封装为一个元件，然后在testbench文件例化它，再通过映射的端口产生激励信号。这些激励信号模拟成待测试的电路模块...
2019-10-20 21:28:14
10108
4
基于DS18B20的温度采集、数码管显示项目（FPGA）
2021-03-14
基于FPGA的LCD汉字显示
2020-12-06
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人