大家好,第一篇文章想来简单介绍一下数字芯片后端的基本流程。对于没有接触过后端设计的新人可能会有用。
后端设计总体来说,是将前端写好的RTL代码通过综合(synthesize)转换成物理网表(netlist),这些网表包含一些大的IP(macro)以及无数小的标准单元(stadard cell,门电路)。根据网表中用到的IP以及cell的数量推算出芯片面积,通过EDA工具,创建芯片的框架(形状,尺寸)。
图1 芯片框架,一般都采用矩形
在创建好的芯片框架上,先摆放大的Macro(IP),例如Ram,Flash,IO,模拟IP等,这一步称为FloorPlan。FloorPlan是非常重要的一步,FloorPlan做的不好,后面会遇到很多问题。做FloorPlan的过程中也需要做各种检查,不断地反馈优化。完成Macro的布局后还需要对供电网络(PowePlan)与一些模拟信号进行布线,供电网络的好坏也显著影响着芯片的性能。