![](https://img-blog.csdnimg.cn/20201014180756738.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA逻辑设计
文章平均质量分 71
以实战为基础,解析记录开发中常用的FPGA逻辑设计。
xiaoxin2ciyuan
字数不需要很多,内容一定要简洁明了。
展开
-
AD9833驱动的Verilog实现
对于AD9833芯片手册的解读,包括芯片功能、引脚功能、芯片参数、芯片寄存器、芯片注意事项等等。可以去看网上已有的文章,链接如下,讲的很详细,本文主要该芯片的Verilog驱动程序实现。AD9833介绍与应用(C语言实现)原创 2024-07-28 20:55:20 · 630 阅读 · 0 评论 -
AD7656芯片解读及其读写驱动的Verilog实现
管脚总览如下:28管脚RESET:芯片复位信号,高电平时芯片处于复位状态;23,22,21管脚:ADC转化开始信号,A,B,C分别对应V1和V2,V3和V4,V5和V6,CONVST X从低变高时开始转换,复位时该管脚需拉高;18管脚BUSY:拉高代表ADC正处于转换状态,转化完成后拉低,通常转化时间为3us;29管脚W‾W/B:低电平选择DB[15:0],高电平选DB[15:8];61管脚SER/PAR‾PAR。原创 2024-07-24 15:40:16 · 960 阅读 · 0 评论 -
FPGA复位模块设计思路参考
在FPGA开发中,第一步就是需要设计时钟复位管理模块,系统的复位树可分为硬件复位和软件复位,软件复位又可以通过打拍产生每个时钟的复位,这样一来,每个时钟均有自己的同步复位信号,这对于时序和程序稳定性有很大帮助。原创 2024-04-08 21:52:42 · 193 阅读 · 0 评论