超标量处理器学习笔记
文章平均质量分 79
学习笔记:《超标量处理器设计》—— 姚永斌
( ・ㅂ・)
011001100110
展开
-
CPU Study - Branch Prediction
参考来源:《超标量处理器设计》—— 姚永斌。原创 2024-10-01 11:12:12 · 125 阅读 · 0 评论 -
CPU Study - TLB & Cache
参考来源:《超标量处理器设计》—— 姚永斌。原创 2024-10-01 10:52:33 · 227 阅读 · 0 评论 -
CPU Study - TLB
参考来源:《超标量处理器设计》—— 姚永斌。原创 2024-10-01 10:05:10 · 459 阅读 · 0 评论 -
CPU Study-Process Protect
参考来源:《超标量处理器设计》—— 姚永斌现代处理器运行环境中,用户进程需要与操作系统内核隔离,防止用户程序恶意修改操作系统内容。用户程序只能通过系统调用访问一部分操作系统内容(rx权限)。不同进程之间也需要保护,不同进程之间不可以随意修改彼此内容,保证系统运行稳定性。原创 2024-09-30 14:00:41 · 190 阅读 · 0 评论 -
CPU Study-Virtual Memory Part2
参考来源:《超标量处理器设计》—— 姚永斌仍然以为是4MB的单级页表size为例,多级页表会将其划分为若干个更小的页表。执行进程时,不需要将整个单级页表放入物理内存。而是根据需求逐步放入这些子页表,并且也不会占用连续的物理空间(需要通过一个表格记录不同子页表的物理位置)。获取虚拟地址对应的数据则需要通过对页表的多级访问实现。原创 2024-09-30 13:09:14 · 420 阅读 · 0 评论 -
CPU Study-Virtual Memory Part1
参考来源:《超标量处理器设计》—— 姚永斌。原创 2024-09-29 16:10:09 · 978 阅读 · 0 评论 -
CPU Study-Multi-Port Cache
参考来源:《超标量处理器设计》—— 姚永斌关于Multi-Port Cache可以参考:https://compas.cs.stonybrook.edu/~nhonarmand/courses/sp16/cse502/slides/04-caches.pdf为了实现每个周期执行多条load/store指令,Cache必须支持多端口。原创 2024-09-29 14:23:18 · 210 阅读 · 0 评论 -
CPU Study - Cache Performance
参考来源:《超标量处理器设计》—— 姚永斌。原创 2024-09-28 20:38:21 · 912 阅读 · 0 评论 -
CPU Study - Fetch
如果CPU可以在每个周期内同时解码N条指令,则此类CPU为N-Way超标量处理器。N-Way超标量处理器需要每个周期从I-Cache中至少取得N条指令,这N条指令成为一组Fetch Group。为了保证处理器能够每个周期在I-Cache取得N条指令,最简单的方法就是把I-Cache的Data Block大小设置为N。理想情况下,CPU的取指令也是N Words对齐,那么I-Cache命中时,可以直接输出Cache Line中的value。原创 2024-09-28 18:49:06 · 203 阅读 · 0 评论 -
CPU Study - Pipeline
参考来源:《超标量处理器设计》——姚永斌。原创 2024-09-27 15:17:38 · 254 阅读 · 0 评论 -
CPU Study-In Order/Out of Order
参考来源:《超标量处理器设计》 —— 姚永斌。原创 2024-09-27 16:25:08 · 1447 阅读 · 0 评论 -
CPU Study-Cache Components
参考来源:《超标量处理器设计》—— 姚永斌推荐阅读:https://zhuanlan.zhihu.com/p/102293437?可以先看知乎这篇文章,有了对Cache基本概念后再从CPU设计视角看下面内容。原创 2024-09-27 18:00:27 · 550 阅读 · 0 评论