FPGA
江渚之密
这个作者很懒,什么都没留下…
展开
-
如何用xilinx sdk输出hello world
具有ARM处理器的Xilinx FPGA可以使用SDK工具编写C代码,经过编译之后,通过JTAG接口,将机器码输入到ARM处理器中,控制其运行。首先,使用Vivado工具,创建自己的工程,可以使用Vivado的Block Design设计方式,导入Zynq处理器,PL部分的可编程逻辑可选可不选。之后Export Hardware。如果生成了位流文件,则需要勾选Include Bitstream...原创 2019-04-11 17:48:44 · 3033 阅读 · 0 评论 -
Xilinx Ultrascale+ 使用PRC向ICAP E3核输入码流重构时无反应
[ ]在使用ICAP核重构FPGA电路时,需要控制PCAP_ctrl寄存器,将PL部分的从PCAP模式换成ICAP重构模式,这个寄存器的地址可以参考添加链接描述,在用sdk从sd卡读取bin格式的码流文件送入ddr之后,直接用Xil_out32函数向这个寄存器写入0x00000000即可。然后会发现用ILA捕捉ICAP E3接口的信号,已经有码流信号了。...原创 2019-04-30 14:01:00 · 903 阅读 · 0 评论 -
Xilinx Vivado Block Design时与或非IP核
在用vivado的block design设计方法设计时,可以用Utility vector logic IP核来产生与或非 逻辑原创 2019-04-30 18:23:59 · 6552 阅读 · 0 评论 -
如何在嵌入式fpga系统下关闭pcap打开icap核用以重构
基于xilinx zcu102开发板我用的开发板的xilinx zcu102开发板,使用xilinx公司提供的petalinux工具制作linux系统。当linux系统加载之后发现,无论如何都不能关闭pcap功能。关闭pcap需要往CSU_PCAP_CTRL寄存器写0才可以。但是在linux系统下无论如何都无法写入0到此寄存器。后来发现,启动文件BOOT.BIN中包含三个文件分别是fsbl文件...原创 2019-05-08 22:51:01 · 1146 阅读 · 1 评论