- 博客(5)
- 收藏
- 关注
RSS订阅原创 一文弄懂Verilog静态时序分析中的建立时间和保持时间
建立时间和保持时间，是静态时序分析中的重要一环，通常以建立时间裕量和保持时间裕量的形式出现，来评价Verilog设计的电路是否符合要求。而静态时序分析，又是评价Verilog代码能否在FPGA等硬件载体中稳定运行得一个重要手段，是上板调试前的必要步骤，因此初学者应该充分理解其含义，为后续的深入学习打下基础。
2023-12-12 14:19:40
1196
原创 一文读懂数字信号处理中的汉明编码Hamming Coding
一文读懂数字信号处理中的信道编码技术——汉明编码（Hamming Coding）的原理。Hamming编码作为一种线性分组码，由于实现简单、性能较好而被广泛应用于实际中。
2023-08-21 18:01:46
943
1
原创 一文读懂数字信号处理中的交织（Interleaving）
交织（Interleaving）在数字信号处理中，扮演着处理突发错误的角色，其原理是，通过将原始多bit的数据打乱，从而使得在出现突发错误的时候，不至于出现连续的多个bit的错误，而是将错误的bit数据分散到多个数据中，即多个数据都出现1bit的错误，然后，再经过前向纠错等技术的纠错，就可以轻易地把单bit的错误纠正过来，从而实现数据的无错误传输
2023-07-21 18:11:14
3290
2
原创 一文读懂EbNo，EsNo，SNR，信号功率，噪声功率
本文深入介绍EbNo，EsNo，SNR这些量之间的概念及换算关系，并介绍MATLAB手动和利用AWGN函数自动添加噪声的方法。
2023-04-19 19:26:10
2312
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人