计算机的最底层（以全加器说明计组的模块化框架）--计组硬件基础

1.1 计算机的最低层到底是什么？如何通过最小的抽象构成大的器件呢？

计算机的最底层就是基于最基础的元件，比如二极管，三极管，MOS管等构成的门电路，这些门电路能实现0,1数字的电平转换，完成一些基本的功能；基于这些基本的功能，就能实现一些更高级的功能，比如加法器；

1.2 二极管：正向导通，反向截止

1.3 三极管：

• P极中存在空穴，N极中的电子有靠近P极空穴的趋势，PN结的连通是由N极的电子迁往P极空穴而实现的。下图显示了反向截止的情况。

PN结反向连通示意图

三极管原理图

• C极始终有着较大的电压，但是只有B极电压达到一定的值，令BE电势差达到截止电压，才能让导通（部分导通），导通前称为截止状态；但是B极连接在P极上，比较小，大部分电流都经过C，称为放大状态；随着B的电压增大，越来越多的电子被激活，则电流不断扩大，当所有电子都被带动，则B改变也无效，称为饱和状态（完全导通）。
  

1.4 MOS管：

• N型：氧化物会阻碍导电；当VGS达到启动值时，导通；当VGS达到一定值，完全导通，电流不再改变
• P型：氧化物会阻碍导电：反向电压比较大的时候，就会完全导通，如果小一点就会部分导通，甚至不通。
  

1.5 门电路

• 由二极管构成与门：只有A,B都为高电平，二极管不导通，Y才能有电流。
• 由二极管构成或门：只要A,B有一个为高电平，二极管就导通，Y就有电流。
• 由三极管构成非门：当A为高电压，导通，此时Y为低电平。

二极管构成与门

二极管构成或门

三极管构成非门

与门

或门

非门

亦或门

同或门

1.6基本元件

• 加法器（使用与或门搭建的基本模块，再加上一定的逻辑，构成高级模块–计算机的组成）
  （1）一位全加器：输入A,B,C(前一个进位)得到进位C’(A,B,C是否存在两个1)和当前位D（ABC的异或）----使用与或门搭建的基本模块
  （2）四位二进制加法器：通过四个一位加法器组合，但是需要等待前一个阶段的进位—使用一位全加器搭建的模块

FA：与或门搭建

4位加法器：FA搭建

• 改进
  四位超前进位加法器：不使用进位，直接代入，则只需要第一个进位，速度更快

基本原理

门电路构建

• 译码器
  （1）把n位输入编码翻译成2的n次方个输出控制，一个编码对应一个输出,输出是设定好的
  （2）存在控制端，使能情况下才能有输出
  （3）低电平有效，输出为Y的反（为0）

3-8译码器真值表（存在译码条件）

应用

• 多路选择器：
  （1）只有一个输出，由s0,s1决定输出A,B,C,D的哪个，输出是输入决定的

四选一电路

真值表

译码器和多路选择器的区别：译码器是翻译后输出自己的结果，而多路选择器是选择输入后输出。

• R-S触发器（Reset,Set）：利用电平进行触发（只有当电平改变时数据才会改变）

触发器示意图

• D触发器：主要针对模型的上升下降沿触发，当RS都不起作用才有效

D触发器示意图

R-S触发器和D触发器的区别：R-S是电平触发，而D是是中上升沿触发

• 锁存器：当输入一定的数据之后，将E调成0，就能锁住数据

• 寄存器：用来暂时存放数据
  
  （1）右移寄存器：将高位的输出和低位的输入相连
  
  （2）计数器：前一个的输出作为下一个的时钟
  
• 缓冲器：输入不直接传入，使用三态门，在需要的时候再传入
  

1.7 卡诺图

• 行列都只能相差一个变量
• 画最大的圈，可以透过边界，可以重复，但是必须是2的次方
• 无关项d，可用可不用（取决于画图）

四变量卡诺图

五变量卡诺图

五变量卡诺图举例

PS. 真值表中X表示可为0，也可为1，无关项

1.8 逻辑表达式化简

• 分配率：A+BC=(A+B)(A+C)

• 吸收率:A+AB=A

• 第二吸收率:A+(|A)B=A+B [|A是非A]

• 包含率（2-13中的1化开的思想）:

1.9 输入输出连接：

• 允许输入相连，但不许输出相连（OC门，三态门除外）