简洁的Makefile总结

1.Make的含义是制作，因此输入make就是为了制作某个文件，比如说我想制作a.out这个文件，那么很简单直接输入

make a.out

显而易见，仅仅是输入这条语句是不会有任何作用的，因为make并不知道如何去制作a.out，需要有人提供给它制作的规则，而这样的规则就写在Makefile这个文件中

2.通常写完Makefile后我们会在bash上输入make然后就会执行相应的规则去制作文件，make会默认寻找第一个目标去创建，因此我们要把想生成的最后目标放在第一个的位置，这样它就会为了生成这个目标去检查它的规则中的依赖条件是否存在，如不存在，则寻找是否有规则用来生成该依赖文件。

3.可以使用make all来规避必须把最后目标写在第一个位置的限制，make all会生成all这个伪目标，因此我们可以在文件的任何位置放置all这个伪目标，all的依赖就是我们想生成的最后的目标，例如：

a.out : add.o 
        gcc add.o -o a.out
%.o : %.c
        gcc -c add.c -o add.o
all : a.out

4.同样的还有make clean，用来生成clean这个伪目标，通常情况下clean这个目标不会设置依赖和规则，只是为了清除中间过程及其它不必要的文件。有一个bug是如果当前目录有个文件名为clean，因为前面提到make就是制作文件，而clean这个实体文件已经存在，故不会执行makefile中clean对应的规则，解决方法是要先声明clean是一个伪目标，如：

.PHONY : clean
clean : 
        rm -rf %.o a.out

5.makefile能够做到只为有变动的文件重新编译，原理是：文件都会有三个time，比较目标和依赖的修改time，如果说依赖的修改时间比目标新就执行相应的规则重新生成目标。

6.两个函数：

src = $(wildcard ./*.c): 匹配当前工作目录下的所有.c 文件

obj = $(patsubst %.c, %.o, $(src)): 将参数3中，包含参数1的部分，替换为参数2。

7.3个自动变量：

$@: 在规则的命令中，表示规则中的目标。

$^: 在规则的命令中，表示所有依赖条件。

$<: 在规则的命令中，表示第一个依赖条件。如果将该变量应用在模式规则中，它可将依赖条件列表中的依赖依次取出，套用模式规则。

8.模式规则：

%.o:%.c：

gcc -c $< -o %@

6.7.8的应用：

src = $(wildcard ./*.c)
obj = $(patsubst %.c, %.o, $(src))
all : a.out
a.out : $(obj)
        gcc $^ -o $@
$(obj):%.o:%.c
        gcc -c $< -o $@
.PHONY : clean
clean : 
        -rm -rf %.o a.out

注意到使用rm时前面加了-，意思是如果没有相应需要删除的文件时不需要报错。