4.3高速缓冲存储器
CPU的运行速度远比内存快,为了避免CPU“空等”现象,解决CPU和主存(DRAM)的速度差异,使用缓存。
程序访问的局部性原理:时间的局部性(当前正在使用的指令和数据,在不久的将来还会再次使用的,故可以直接放到Cashe中),空间的局部性(当前正在使用的有个指令或数据,那在不仅的将来相邻的指令或数据可能会使用到,故将当前的指令或数据以及相邻的指令或数据放到Cashe中)
Cache的工作原理
主存和缓存的编址
主存块和缓存块的大小是相同的;主存块和缓存块看成整体,整体传送,块内的数据不变;主存的块数远大于缓存的块数;缓存块 中的标记,标记的是缓存对应的主存块的块号,故CPU要访问主存时,先在缓存中查找要访问的主存数据是否已经存在在缓存中;主存和缓存按块存储,块的大小相同,块内地址完全相同,不需要任何转化
命中与未命中:缓存共有C块,主存共有M块,M>>C
命中:主存块调入缓存,主存块与缓存块建立了对应关系,使用标记记录与某缓存块建立了对应关系的主存块号(所以有了局部性原理)
未命中:主存块未调