FPGA基础
文章平均质量分 65
AI浪潮下FPGA从业者
这个作者很懒,什么都没留下…
展开
-
Linux(Centos)环境下FPGA EDA软件启动命令
1.Intel Quartus安装完软件后先创建一个脚本文件:ase.sh,其内容为:export MTI_HOME=/home/work/soft_install/Intel_Quartus/modelsim_aseexport PATH=$MTI_HOME/linux_x86_64/:$MTI_HOME/bin/:$PATHexport QUARTUS_HOME=/home/work/soft_install/Intel_Quartus/inteldevstack_171/intelFPGA_原创 2021-07-28 17:00:44 · 914 阅读 · 1 评论 -
使用Quartus将用户模块封装成网表文件:Quartus17.0及之前版本.qxp文件、Quartus17.1及之后版本.qdb文件(下)
Xilinx FPGA平台下如何封装用户的源代码,形成网表文件的操作教程,具体见:使用Vivado将包含Xilinx IP的用户模块封装成网表文件(也适用不包含Xilinx IP的用户模块)Altera/Intel FPGA平台下如何封装用户的源代码,形成网表或加密文件并在其他工程中调用的具体实现教程分上下两部分,本文为下部分,讲述Quartus17.1及之后版本用户逻辑封装及调用教程。Quartus17.0及之前版本用户逻辑封装及调用教程为上部分内容,具体见:使用Quartus将用户模块封装成网表原创 2020-07-29 15:22:52 · 3890 阅读 · 5 评论 -
使用Quartus将用户模块封装成网表文件:Quartus17.0及之前版本.qxp文件、Quartus17.1及之后版本.qdb文件(上)
前面一篇文章介绍了Xilinx FPGA平台下如何封装用户的源代码,形成网表文件的操作教程,具体见:使用Vivado将包含Xilinx IP的用户模块封装成网表文件(也适用不包含Xilinx IP的用户模块)今天就来讲一讲在Altera/Intel FPGA平台下如何封装用户的源代码,形成网表或加密文件并在其他工程中调用的具体实现。本文共分为两部分,每部分各两小节,详细叙述Quartus17...原创 2020-01-09 20:51:59 · 6652 阅读 · 0 评论 -
在ModelSim中将txt文本文件的十六进制数据导入到工程中作为信号源的方法
前面一篇文章介绍了在FPGA仿真中如何利用ModelSim将仿真过程中产生的数据保存到txt中进行后续分析,具体见:ModelSim中将仿真数据/波形/wave保存到txt文件的方法今天就来讲一讲如何将txt文本中的的十六进制数据导入到工程中作为信号源进行仿真:parameter LINUX = 1'b0 ,parameter IMG_LEN = 256*256;reg...原创 2019-12-24 16:27:40 · 1767 阅读 · 0 评论 -
ModelSim中将仿真数据/波形/wave保存到txt文件的方法
利用ModelSim进行仿真时,有时需要将数据导出用其他工具如Matlab进行分析,这时可以用fwrite函数来实现,具体方法如下:假设data_o为256bit位宽的数据,现需要将其保存到txt文件中,每行保存一个有效数据,valid_o为其对应的有效标志信号。wire valid_o ;//待保存数据有效标志信号,高电平有效wire [255:0] data_o ;//待...原创 2019-06-05 17:18:37 · 7985 阅读 · 6 评论 -
Centos7.5安装PetaLinux2018.2
在Centos7.5上安装Petalinux-v2018.2,具体安装包为:petalinux-v2018.2-final-installer.run按照官方用户手册UG1144中如下命令执行安装:mkdir -p /opt/pkg/petalinux./petalinux-v2018.2-final-installer.run /opt/pkg/petalinux则会报如下错误:...原创 2019-05-22 17:38:06 · 3730 阅读 · 2 评论 -
Centos(Linux)系统下卸载Quartus安装的补丁或Quartus
1.找到Quartus安装路径下的uninstall文件夹该文件内包含已安装的所有Quartus相关的卸载程序2.修改文件的权限1sudo chmod -R 777 /home/soft_install/Quartus_171/uninstall3.执行卸载程序找到要卸载的程序,并执行,如要卸载quartus-17.1.1-Patch-1.38-uninstall.run,则执行如下操...原创 2019-03-22 16:17:29 · 2404 阅读 · 0 评论 -
Centos系统下无法识别Xilinx(Vivado) JTAG的解决方法
问题描述利用Vivado HARDWARE NANAGER无法识别到JTAG,报错信息如下:ERROR: [Labtoolstcl 44-494] There is no active target available for server at localhost. Targets(s) ", jsn1" may be locked by another hw_server.问题原因...原创 2019-03-14 15:32:32 · 3703 阅读 · 5 评论 -
Zynq UltraScale+ MPSoC在JTAG插上后内嵌ARM(CPU)卡死问题及解决方法
1. 问题描述Zynq UltraScale+ MPSoC在未插JTAG情况下,ARM(CPU)运行PetaLinux系统正常,不会出现卡死现象。当插上JTAG准备调试时,ARM会出现卡死现象,情况分两种:上电之前插上JTAG系统会卡死在初始化过程中(卡死位置不一定固定,但卡死现象必然发生);系统起来后插上JTAG,会卡死在下一条命令执行过程中2. 官方解释在(PetaLinux)...原创 2019-03-14 10:19:33 · 2976 阅读 · 0 评论 -
使用Vivado将包含Xilinx IP的用户模块封装成网表文件(也适用不包含Xilinx IP的用户模块)
使用Vivado将包含Xilinx IP的用户模块封装成网表文件(也适用不包含Xilinx IP的用户模块)在Vivado TCL命令窗口中可以通过调用write_edif命令将用户自定义模块封装成.edf网表文件(类似ISE里的.ngc文件),但按照官方给出的参考用法生成的网表文件对自定义模块有种种限制,即待封装的模块不能含有Xilinx IP(少部分IP可以包含,如RAM IP、FIFO I...原创 2019-01-22 11:10:18 · 11153 阅读 · 21 评论