PFGA实践心得
altera xilinx
映冬
知之为知之,不知为不知
展开
-
modelsim使用命令
https://blog.csdn.net/kobesdu/article/details/12519235转载 2020-01-13 16:59:16 · 410 阅读 · 0 评论 -
FPGA板卡选型步骤
1.逻辑资源量问题估算logic cell = ~15 asic gate2.接口问题2.1自定义接口数量多少的问题开发板设计供用户使用的数量2.2接口速率的问题fpga芯片接口逻辑serdes 支持的速率,以及板卡连接器的制作都是影响使用速率的原因gtp gtx gth连接器制作速率的问题米联客 fep cep hep官网采用fmc接口一般米联客支持的高速接插件:FACE-ZU板卡选用标准FMC接口,最高速率支持10Gb/s,后期方便扩展;..原创 2021-10-19 10:15:52 · 755 阅读 · 0 评论 -
关于时序约束个人理解
先抄下思考源,菜鸟花了半天多时间想大神写的博客:IO约束IO的约束主要是指input_delay与output_delay这两种,编译软件(ISE/Quartus)是个很强大而又很傻的工具,在设计的时候,你务必要告诉他在FPGA外部的信号时序关系,他才能够知道怎么去优化内部的时序,以满足时序设计要求。Set Input_delay从输入来看,无非有以下两种情况:SDR与DDR。SDR是指,数据只在时钟的上升沿更新,而DDR是时钟的上升沿与下降沿都会更新。按照时钟与数据对齐方式来划分,又可以分为沿对原创 2020-07-22 19:08:31 · 5433 阅读 · 1 评论 -
记altera ddr3 controller ip配置调试
配置ip参数要按照ddr的datasheet来配置仿真环境先读懂示例工程的仿真环境直接copy ddr的test memory module要写自己的avalon data_wr_ad控制模块再写testbeach原创 2020-06-01 15:48:27 · 2333 阅读 · 8 评论 -
flash usb串口线的固化sof
原理需要借助默认的default_tr4.sof串通整个环境,然后借助他的环境去下载其他的flash详细命令行:1.cd …到目标工程目录2.输入以下指令将要下载的.sof translate .flashsof2flash --input= <your_name>.sof --output=<your_name>.flash --offset=0x00020000 --pfl–optionbit=0x18000 --programmingmode=FPP若有软件固件el原创 2020-05-12 10:03:58 · 286 阅读 · 0 评论