![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字逻辑设计实验
DeadPool loves Star
存储系统方向,热爱操作系统,乐于尝试不同的设计框架
展开
-
数字逻辑复习记录
数字逻辑复习记录布尔代数重要定律对偶式介绍更加深入最小项与最大项最小项最小项展开式最大项最大项展开式以一个表格举例性质一个关于最大项和最小项例子有无关项的展开式未完待续布尔代数重要定律0 – 1律1. X+0=X Dual: X*1=X2. X+1=1 Dual: X*0=X重叠律3. X+XY=X Dual: X(X+Y)=X还原律4. (X')'=X 互...原创 2020-01-02 17:32:35 · 4899 阅读 · 0 评论 -
Verilog实现快递柜
FPGA这东西就是个玄学。这个实验做了这么久,不想让它被遗忘,在此做一下记录,让它变得有价值起来。Verilog实现快递柜 —— 实验六记录实验描述实验分析打开vivado新建工程新建三个design文件,采用如下命名方式添加约束文件烧上FPGA板子吧express.v`timescale 1ns / 1ps///////////////////////...原创 2019-12-18 09:12:25 · 2110 阅读 · 6 评论