数字IC基础
文章平均质量分 97
忘了啊啊啊
这个作者很懒,什么都没留下…
展开
-
RTL设计指导原则
面积:设计所消耗的目标器件的硬件资源数量或者ASIC芯片的面积。FPGA:所消耗的触发器(FF)和查找表(LUT)数量来衡量;ASIC:设计的面积、门数等衡量。速度:设计在芯片上稳定运行时所能够达到的最高频率。原创 2024-04-14 16:38:50 · 960 阅读 · 0 评论 -
RTL书写与延迟、面积、功耗、布线
将case中延迟最大的数据支路,放到最后一级MUX中作为一个输入信号。提取延迟信号所在分支的执行条件,作为最后一级选择器的选择信号。对if else和case中的其他支路条件进行提取,作为最后一级选择器的选择信号。原创 2024-04-10 13:59:39 · 958 阅读 · 0 评论 -
VerilogHDL可综合描述
牢记并理解可综合“四大法宝”所对应的硬件结构。写前,确认电路指标是什么:性能?面积?根据指标再来设计电路。硬件思维方式,代码不再是一行行的代码而是一块一块的硬件模块;对所需实现的硬件电路“胸有成竹”。芯动力——硬件加速设计方法Verilog HDL可综合描述(高质量Verilog书写)单/多if与case条件分支语句从底层结构开始学习FPGA----MUX多路选择器(Multiplexer)数字电路基础:关于锁存器latch。原创 2024-04-07 14:14:53 · 1335 阅读 · 0 评论