logisim 组原实验 Cache(直接相联)

已于 2022-05-26 15:48:31 修改
阅读量9.5k 收藏 124
点赞数 16
分类专栏： 组原 文章标签： 深度学习 html
于 2020-05-22 20:12:40 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44544354/article/details/106290169
版权

在这里插入图片描述在这里插入图片描述在这里插入图片描述
在这里插入图片描述

春田花花幼稚园优秀毕业生
关注
  • 16
    点赞
  • 踩
  • 124
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
实验3 直接相联Cache设计1
08-03
1、实验目的 3 2、实验内容 3 3、实验原理 3 4、实验准备 5 5、实验步骤 8 1、实验目的 2、实验内容 3、实验原理 4、实验准备 5、实验步骤
华中科技大学-Cache直接相连
12-24
华中科技大学-Cache直接相连
探索Logisim Evolution：电路设计与教学的理想工具
最新发布
gitblog_00048的博客
04-18 348
探索Logisim Evolution：电路设计与教学的理想工具 项目地址:https://gitcode.com/reds-heig/logisim-evolution 项目简介 Logisim Evolution 是一个开源的逻辑电路设计软件，源自原始的Logisim项目并由HEIG-VD红高工学院维护和开发。它旨在简化数字逻辑电路的学习、设计和演示过程，为教育工作者和学生提供了一个直观且功能...
直接相联Cache设计_计算机组成原理_实验报告.docx
12-24
计算机组成原理有关直接相联映射Cache的实验报告
第5关：直接相联cache设计.txt
06-09
第5关：直接相联cache设计.txt
华中科大 计组实验3 logisim 存储系统实验
11-17
只含.circ 1、CACHE 映射机制与逻辑实现 2、硬件 CACHE 机制设计实验 在 storage.circ 完成直接映像，全相联映像，4 路组相联 映像（选做），2 路组相联映像（选做）的电路设计。
【计算机硬件系统设计（华科）——存储器设计（Logisim 实现）】
zkt19991001的博客
04-07 2万+
本章将继续介绍《计算机硬件系统设计》的关于存储器设计的内容。内容不尽完善，如有疑问欢迎评论留言，共同探讨学习。
史上最全的Logisim存储系统实验教程（基于华中科技大学计算机组成原理实验）内赋源码下载
qq_62325622的博客
12-06 1万+
本博客是最全的最好的解释的华中科技大学计算机组成实验存储系统实验，本博客给出了电路实现，也给出了使用电路的原因有利于新手学习十分详细。并且内赋源码下载。
头歌cache实验基础原理
A20182021的博客
11-23 344
如果缺失Miss信号为高电平，二级存储器开始漫长的访问数据块的操作，整个操作需要多个时钟周期，而计数器会停止工作等待数据命中，具体实现逻辑在这里，控制计数器的使能端，另外这里还有一个running信号，是由这边比较器产生的，控制内存访问次数，这里计数器停止工作等待命中和CPU在缺失时不能工作一样，当数据块ok后讲blkready置1，cache模块在时钟到来时讲数据写入合适 的cache行中，写入后cache命中。2． 掌握cache实现的三个关键技术：数据查找，地址映射，替换算法。
Cache的基本原理（直接映射、组相联、全相联）
热门推荐
Eddy的博客
01-08 3万+
Cache的基本原理
logisim及全相联cache设计.rar
05-18
全相联cache设计及logisIM连接图
华中科技大学计算机组成原理实验(数据表示，运算器ALU)
10-28
华中科技大学计算机组成原理实验(数据表示，运算器ALU)基于logisim实验
第6关：4路组相连cache设计.txt
06-09
第6关：4路组相连cache设计.txt
一种通用Cache的设计，实现和在天网搜索引擎中的应用
11-04
摘 要 2 第一章 背景介绍 3 1.1 万维网和海量信息 3 1.2搜索引擎概述 4 1.3 Cache概述 5 第二章 相关研究 6 2.1 Cache替换算法 6 2.2 Cache在搜索引擎中的应用 8 第三章 一种通用Cache的设计和实现 9 3.1 通用Cache的设计目标 9 3.3.1 通用性目标 9 3.3.2 高效性要求 10 3.3.3 自评测目标 10 3.2 通用Cache的设计 10 3.2.1总控器 11 3.2.2层次控制器 12 3.2.3数据存储器 13 3.2.4分层Cache设计的优点 13 第四章 通用Cache的搜索引擎检索端应用 15 4.1 实验环境 15 4.2 用户查询日志的分析 16 4.2.1查询的总体分布 16 4.2.2查询的时间局部性性质 18 4.3.3用户查询结果翻页的考察 19 4.3 通用Cache应用结构和配置 21 4.3.1总体结构 21 4.3.2缓存配置 23 4.3.3时间分析 25 第五章 总结和进一步工作 28
logisim全相联cache设计.txt
06-05
logisim全相联cache设计.txt
头歌计算机组成原理2路组相联cache设计
12-04
头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2路组相联cache设计头歌计算机组成原理2...
Logisim平台实验“存储系统设计”.circ
01-11
华中科技大学 头歌实践项目 存储系统设计 本实训项目帮助大家理解计算机中重要部件---存储器，要求同学们掌握存储扩展的基本方法...能够利用所学习的 cache 的基本原理设计直接相联、全相联，组相联映射的硬件 cache。
存储系统设计实验（logisim）计算机组成实验
07-19
理解存储系统进行位扩展、字扩展的基本原理，能利用相关原理解决实验中汉字字库的存储扩展问题，并能够使用正确的字库数据填充,汉字字库存储芯片扩展实验,MIPS寄存器文件设计,MIPS RAM设计,直接相联cache设计
计算机组成原理存储系统logisim
weixin_51590201的博客
04-17 8455
logisim存储系统实验 第一关字库电路 第二关MIPS RAM 第三关MIPS Regfile cache(直接相连) cache(全相连) cache(4路组相连)
直接相联cache设计用logisim的实验步骤
05-23
下面是直接相联cache设计用logisim的实验步骤： 1. 打开Logisim软件，在主界面中点击“File” -> “New” -> “Circuit”创建一个新电路。 2. 添加组件：在左侧的工具栏中，选择“Wiring”选项卡，找到“Pin”组件，将其拖到电路图上。在弹出的窗口中，将“Label”改为“Address”，将“Bit Width”设置为32。 3. 添加RAM组件：在左侧的工具栏中，选择“Memory”选项卡，找到“RAM”组件，将其拖到电路图上。在弹出的窗口中，将“Data Bits”设置为32，将“Address Bits”设置为10，将“Data Width”设置为32。 4. 添加Cache组件：在左侧的工具栏中，选择“Memory”选项卡，找到“Cache”组件，将其拖到电路图上。在弹出的窗口中，将“Data Bits”设置为32，将“Address Bits”设置为10，将“Cache Size”设置为2，将“Block Size”设置为4。 5. 连接组件：使用“Wiring”选项卡中的“Wire”组件将“Address”引脚连接到“Cache”的“Address”引脚。 6. 设置RAM：右键单击“RAM”组件，在弹出的菜单中选择“Edit Contents”，将弹出的“Memory”窗口中的所有值设置为“00000000”。 7. 设置Cache：右键单击“Cache”组件，在弹出的菜单中选择“Edit Contents”，将弹出的“Memory”窗口中的所有值设置为“00000000”。 8. 添加测试程序：在左侧的工具栏中，选择“Input”选项卡，找到“Clock”组件，将其拖到电路图上。在左侧的工具栏中，选择“Input”选项卡，找到“PushButton”组件，将其拖到电路图上。在左侧的工具栏中，选择“Input”选项卡，找到“Text”组件，将其拖到电路图上。在弹出的窗口中，将“Label”改为“Data”，将“Bit Width”设置为32。 9. 连接测试程序：使用“Wiring”选项卡中的“Wire”组件将“Clock”引脚连接到“PushButton”的“Clock”引脚。使用“Wiring”选项卡中的“Wire”组件将“Data”引脚连接到“Cache”的“Data”引脚。 10. 设计测试程序：右键单击“PushButton”组件，在弹出的菜单中选择“Edit Properties”，将“Label”改为“Read”，将“State When Pressed”设置为“1”。右键单击“Text”组件，在弹出的菜单中选择“Edit Properties”，将“Label”改为“Address”，将“Initial Text”设置为“00000000”。右键单击“Text”组件，在弹出的菜单中选择“Edit Properties”，将“Label”改为“Data”，将“Initial Text”设置为“00000000”。 11. 运行测试程序：点击“Read”按钮，将“Address”设置为“00000000”，点击“Data”框，此时“Cache”组件会从“RAM”组件中读取地址为“00000000”的数据并显示在“Data”框中。 以上就是直接相联cache设计用logisim的实验步骤。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值