计算机组成原理——第三章《系统总线》思维导图
趁着复习的机会做些思维导图，方便理解记忆。
喜欢的话一键三连哦（点赞，收藏，转发）！！！
导图在文末↓
目录
第三章—系统总线
3.1系统总线概念
总线是连接多个部件的信息传输线，是各部件共享的传输介质。
3.2总线分类
3.2.1片内总线
片内总线是指芯片内部的总线，如在CPU芯片内部，寄存器与寄存器之间、寄存器与逻辑单元ALU之间都由片内总线连接。
3.2.2系统总线
☞：cpu、主存、I/O设备各大部件之间的信息传输线。
分三类
数据总线（双向）：用来传输各功能部件之间数据信息，它是双向传输总线
地址总线：主要用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址——>由CPU单向输出
控制总线（双向）：是用来发出各种控制信号的传输线。
3.2.3通信总线
串行通信
并行通信
3.3总线特性及性能指标
3.3.1总线特性
机械特性
如：插头与插座使用标准，他们的几何尺寸、形状、引脚等
电气特性
总线上信号的传递方向和有效的电平范围。
功能特性
总线功能
时间特性
有效时序
3.3.2总线性能指标
总线带宽
总线的数据传输效率
时钟同步/异步
数据与时钟同步工作/异步工作
总线复用
一条信号线上分时传送两种信号。
信号线数
地址总线和数据总线、控制总线三种线数总和
总线控制方式
突发工作、自动配置、仲裁方式、逻辑方式、计数方式等。
其他指标
如：负载能力，电源电压等
。
3.3.3总线标准
1.ISA总线 时钟频率为8MHZ，最大传输率为16MBps，数据线为16位，地址线为24位
2.EISA总线 支持多个总线主控器和突发方式。32位数据线与地址总线
3.VESA 总线 视频电子标准协会
4.PCL 总线：外围部件互连
1. 高性能
2. 良好的兼容性，pcl总线与ISA EISA总线均可兼容
3. 即插即用
4.支持多主设备能力
5. 具有与处理器和存储器子系统完全并行操作的能力
6. 提供数据和地址奇偶校验，保证数据的完整和准确
7. 支持两种电压标准 ：5v和3.3v
8. 可扩充性好
9. 软件兼容性好
10. 采用多路复用技术，减少了总线引脚个数。
5. AGP总线 加速图形端口
6. RS-232C总线
7. USB 总线：通用串行总线
1.即插即用
2.具有很强的连接能力
3.数据传输速率高
4.标准统一
5.连接电缆轻巧
6.生命力顽强
3.4总线结构
3.4.1单总线结构
多用于小型计算机或微型计算机
3.4.2多总线结构
特点：将速度较低的I/O设备从单个总线上分离出来，形成主存总线与I/O总线分开结构。
多用于大、中型计算机系统。
3.4.3总线结构举例
传统微型计算机的总线结构
VL-BUS局部总线结构
PCI总线结构
3.5总线控制
3.5.1总线判优控制
1.集中式
- 链式查询
- 计数器定时查询
- 独立请求方式
2. 分布式
3.5.2总线通信控制
总线周期：完成一次总线操作的时间
1.申请分配阶段
2.寻址阶段
3.传数阶段
4.结束阶段
如何调节如何分配：四种方式：同步通信，半同步通信，分离式通信
一、 同步通信
对于读传输周期
1.主模块发地址
2.主模块发读命令
3.从模块提供数据
4.主模块撤销读命令，从模块撤销数据 。
对于写命令传输周期
1.主模块发地址
2.主模块提供数据
3.主模块发出写命令，从模块接受=收到命令后，必须在规定时间内将数据总线上的数据写到地址总线上的数据写到地址总线所指明的单元中。
4.主模块撤销写命令和数据等信号。
优缺点
优点：规定明确、统一，模块间的配合简单一致。缺点：主，从模块时间配合属于强制性“同步”，必须在限定时间内完成规定的要求。
二、异步通信
- 1. 不互锁
- 主模块发出请求后，不必等待接到从模块 的回答信号，而是经过一段时间，确认从模块已收到请求信号后，便撤销其请求信号；从模块也是如此
- 2. 半互锁
- 主模块必须接到回答信号，有互锁关系；从模块不须要
- 3. 全互锁
- 主从模块都必须收到回答信号。
三、 半同步通信
四、 分离式通信
特点
1.各模块欲占用总线使用特权都必须提出申请
2.在得到总线使用权后，主模块在限定时间向对方传送信息，采用同步方式传送，不在等待对方的回答信号
3 .各模块在准备数据的过程中都不占用总线，使得总线可以接受其他模块的请求
4. 总线被占用时都在做有效工作，不存在空闲等待时间。实现多个主从模块交叉重叠并行式传送。
喜欢的一键点个赞加收藏哦！
350
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
