- 博客(8)
- 收藏
- 关注
原创 zynq之嵌入式linux系列(二)—— 如何在Linux系统下通过控制寄存器方式来控制pl端的gpio
由于该工程已经不再是裸机,而且sdk工程中并没有BSP工程(xilinx的基础硬件库),导致很多API并不能直接使用(如下图)。在我尝试为现有的应用工程创建配套的BSP工程并使两者成功链接后,发现链接后的程序无法运行,所以直接换了种思路,即直接通过控制寄存器方式来控制pl端的gpio,不再使用xilinx公司封装好的API。
2024-05-25 21:14:57
691
原创 vivado bug ? 无法正常添加IP核的问题:TclStackFree: incorrect freePtr. Call out of sequence?
查看日志:注意到有这样一句:TclStackFree: incorrect freePtr. Call out of sequence?自己平时有备份之前工程的习惯,把上述出现问题的工程删除清理干净,并重新解压之前工程,在此基础上做出修改,可以正常添加各种IP核也没有再出现上面的情况。如果是工程体量很小的直接复制重做也可以~
2024-03-15 11:14:11
619
1
原创 zynq之嵌入式linux系列(一)——Ubuntu16.04 LTS系统的升级以及petalinux安装问题
在这篇文章中记录了几个升级ubuntu系统与petalinux安装的问题,希望能对刚入门的自己与后来者有所帮助~
2024-01-19 17:47:57
1177
1
原创 ZYNQ学习笔记(五):vivado工程(PL+PS)程序固化到SD卡(redpitaya板同黑金开发板)
在ZYNQ学习笔记(三):PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验我们成功的实现了利用GPIO来控制DDS IP核的输出,今天我们尝试来把它在板子上固化一下。这一节虽然简单但是我们必须要熟练掌握的技能,我们成功的在“UART串口+AXI GPIO控制DDS IP核输出实验”的基础上,创建 FSBL实现程序上电自从SD 卡启动。积跬步才能致千里,路阻且长~慢慢走吧。
2023-11-07 22:36:09
1219
2
原创 ZYNQ学习笔记(四):PL与PS数据交互——基于BRAM IP 核的(PS端读写+PL端读)控制实验
说起PS、PL数据交互,常见的有IO方式:MIO EMIO GPIO,还有利用BRAM或FIFO等,在上一篇文章ZYNQ学习笔记(三):PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验咱们学会了如何利用AXI GPIO IP核来实现PS(写)与PL(读)的数据交互,那么这篇文章来学习如何使用BRAM~在前面关于BRAM IP核的基础知识应该说的差不多了,那么我该怎么去写一个模块,能让它读出BRAM 0地址处的32位(4字节)的数据呢?input clk,
2023-11-07 17:24:38
7281
3
原创 ZYNQ学习笔记(三):PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验
一个月没有继续更新是因为入手了一块新的板子——redpitaya。自上一个实验完成后,在罗德频谱仪上观测信号,发现信号质量不够好,毕竟黑金开发板配套的AN108模块,它的ADDA芯片都是8位的,使我们输出DDS信号的SDRF最多是48,所以信号观测起来体验感很差,而火龙果板拥有支持最高125Mhz,14位的ADDA芯片,能很大程度上提供更精确和稳定的模拟信号输出,所以以后的实验就在这块板子上进行~一、设计需求1.学会利用redpitaya板输出波形。
2023-10-26 18:45:30
4103
5
原创 ZYNQ学习笔记(二):按键控制DDS信号频率实验+仅有PL端(FPGA)逻辑资源的程序固化到SD卡
ZYNQ学习笔记(一):基于ZYNQ7020、AN108的DDS实验(VIO可控频率字)的基础上进一步修改。通过本次实验,我们成功地实现了一个DDS系统,验证了通过按键使DDS信号输出频率在1MHz、3MHz、5MHz、10MHz、15MHz、20MHz、25MHz和30MHz之间切换,并且在每个频率下保持稳定。此外还完成了对这个仅有PL端(FPGA)逻辑资源的DDS工程进行程序固化。这算是在zynq的学习上又前进了小小的一步~
2023-09-15 21:24:47
1438
原创 ZYNQ学习笔记(一):基于ZYNQ7020、AN108的DDS实验(VIO可控频率字)
关于基于ALINX 7020、AN108的DDS实验(VIO可控频率字)就结束了,本实验的设计需求是使用VIO模块来设定频率字,生成特定频率的正弦波形,并通过多个步骤来验证生成波形的正确性,这个实验的设计需求也已基本完成,至此算是开始正式踏入了FPGA的学习~
2023-09-08 19:51:20
1837
ZYNQ通过PS访问PL端BRAM,与PL进行数据交互,基于BRAM IP 核的(PS端读写+PL端读)控制
2023-12-03
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人